专利名称：电机驱动装置、集成电路、电机驱动方法
技术领域：
本发明涉及一种电机驱动装置、集成电路、电机驱动方法。
背景技术：
汽车用或家电用的空调装置的电机(鼓风机电机等)因极大的低噪音要求而主要使用无刷电机。另外，在这些用途的无刷电机中，为了检测转子和定子之间的相对位置，配备廉价的霍尔元件。
以前的电机驱动装置在驱动具有霍尔元件的无刷电机的情况下，根据霍尔元件检测到的位置检测信号，对于用于切换无刷电机的驱动线圈通电方向的驱动晶体管，控制其导通/截止。另外，通过在适当定时控制驱动晶体管的导通定时，无刷电机向适当的旋转方向驱动。
另外，即便采用无刷电机，在将转速从低速切换成高速的情况等、转速变动的情况下，旋转音中也会产生轰鸣，产生噪声(所谓轰鸣声)。这里，已知不在从霍尔元件检测到的位置检测信号的输入定时使规定的驱动晶体管导通，而是与位置检测信号的输入定时错开时间后，使规定的驱动晶体管导通，由此降低伴随转速变动的噪声。
以前的电机驱动装置利用电容元件的充放电电压波形平缓，设定从输入位置检测信号至使规定的驱动晶体管导通的时间(下面称为定时延迟时间TC)。另外，定时延迟时间TC利用电容元件的电容值C、电容元件的充放电电流I和规定电压V，通过TC＝C×V÷I的概算式来设定。因此，以前，对应于由微机等外部装置指定的、用于设定转速的转速设定电压比VIND(％)，切换预定的多个(例如3个)充放电电流I，设定定时延迟时间TC。
例如，图8中，定时延迟时间TC在转速设定电压比VIND(％)为0-46％时被固定为0.7msec，在转速设定电压比VIND(％)为47-66％时被固定为0.4msee，在转速设定电压比VIND(％)为67-100％时被固定为0.1msec所示，分3级来切换。
专利文献1特开2002-325479号公报但是，对应于转速设定电压比VIND(％)来分级切换充放电电流I，进而分多个级来设定定时延迟时间TC的情况下，在各级交界附近的定时延迟时间TC急剧变化。由此，在由外部装置指定的转速设定电压比VIND(％)在各级交界附近的情况下，或通过外部装置的转速控制使得转速连续变化时、转速设定电压比VIND(％)通过各级的交界附近的情况下，存在无法期待通过设定定时延迟时间TC来降低噪声的效果的课题。
发明内容
本发明鉴于上述问题作出，其目的在于提供一种电机驱动装置、集成电路、电机驱动方法。
用于解决上述问题的主要发明是一种电机驱动装置，根据表示位置检测部生成的电机转子和定子间的相对位置的脉冲信号、和设定所述电机的转速用的转速设定电压，控制使所述电机的驱动线圈通电用的驱动晶体管的导通/截止，由此来驱动所述电机，其中，设置控制电路，生成使所述脉冲信号延迟的脉冲延迟信号，脉冲延迟信号对应于所述转速设定电压的电压电平的延迟时间。
根据本发明，可提供一种使电机旋转时的噪声降低的电机驱动装置、集成电路、电机驱动方法。
图1是说明本发明一实施方式的电机驱动装置的整体结构图。
图2是说明外部连接于本发明一实施方式的电机驱动装置的驱动线圈周围的结构图。
图3是说明比较器输出与驱动晶体管的栅极输入之间的一般关系的图。
图4是说明转速设定电压比VIND(％)与对驱动晶体管的栅极电极的输入之间的一般关系的图。
图5是说明本发明一实施方式的充放电电路周围的结构图。
图6是说明本发明一实施方式的比较器输出与对驱动晶体管的栅极输入之间的关系图。
图7是说明本发明一实施方式的转速设定电压比VIND(％)与定时延迟时间TC之间的关系图。
图8是说明以前的转速设定电压比VIND(％)与定时延迟时间TC之间的关系图。
具体实施例方式参照图1、图2、图3、图4，说明本发明电机驱动装置500的整体结构。另外，电机驱动装置500以集成电路的方式来实施。在本实施方式中，所谓电机是指具有用于检测转子和定子之间的相对位置的霍尔元件10、11、12的三相无刷电机。不用说，电机也可以是单相无刷电机成二相无刷电机，作为检测转子和定子之间的相对位置的元件，不限于霍尔元件10、11、12，也可采用其它电磁变换元件(磁阻元件等)。
在本发明中，以相对电机驱动装置500进行外部连接的方式来实施图2所示的固定在电机定子上的驱动线圈61、62、63、与用于在适当定时切换(使之通电)驱动线圈61、62、63中流过的电流方向的NMOSFET51、52、53、54、55、56。
另外，NMOSFET51、53、55是源极侧(吐出侧)的驱动晶体管，NMOSFET52、54、56是吸收(sink)侧(吸入侧)的驱动晶体管。NMOSFET51、52的漏极-源极路径、NMOSFET53、54的漏极-源极路径、NMOSFET55、56的漏极-源极路径分别串联连接于电源电压VCC与地之间。另外，在NMOSFET51、52的漏极-源极连接部与NMOSFET53、54的漏极-源极连接部之间连接驱动线圈61，在NMOSFET53、54的漏极-源极连接部与NMOSFET55、56的漏极-源极连接部之间连接驱动线圈62，在NMOSFET51、52的漏极-源极连接部与NMOSFET55、56的漏极-源极连接部之间连接驱动线圈63。
电机驱动装置500通过在适当定时向NMOSFET51、52、53、54、55、56的各栅极电极提供驱动信号，切换驱动线圈61、62、63中流过的电流方向。结果，向适当的旋转方向驱动电机。另外，不用说，NMOSFET51、52、53、54、55、56和提供电源电压VCC的电源电路等也可以是内置于电机驱动装置500中的方式。
电机驱动装置500经规定的输入端子IN1±、IN2±、IN3±来输入由霍尔元件10、11、12检测的正弦波形的位置检测信号。这些输入的正弦波形的位置检测信号在经带滞后的比较器21、22、23放大的同时，被二进制化，变换成脉冲状的位置检测信号(“脉冲信号”)。即，通过霍尔元件10、11、12与比较器21、22、23(包含这些器件设为“位置检测部”)，生成表示电机的转子与定子之间的相对位置的脉冲状位置检测信号。另外，比较器21、22、23的各输出H10、H20、H30经后述的充放电电路120、121、122与后述的比较器150、151、152，输入到三相逻辑电路30。
三相逻辑电路30根据比较器21、22、23的各输出H10、H20、H30，控制图2所示的NMOSFET51、52、53、54、55、56的导通/截止。例如，图3是说明在未设定后述的定时延迟时间TC的情况下、比较器21、22、23的输出与NMOSFET51、52、53、54、55、56的栅极电极的输入之间的一般关系的图。在图3(a)所示的电力角90度下，将比较器23的输出H30从高电平切换成低电平。之后，三相逻辑电路30执行空制，以在未设定后述的定时延迟时间TC的情况下，在切换比较器23的输出电平的定时(电力角90度)，使NMOSFET51、54导通。结果，在电力角90度-120度的区间中，按NMOSFET51的漏极-源极路径、驱动线圈61、NMOSFET54的漏极-源极路径的顺序流过电流。
三相逻辑电路30生成用于控制NMOSFET51、53、55的导通/截止的源极侧驱动信号，提供给源极侧预驱动器41。同样，三相逻辑电路30生成用于控制NMOSFET52、54、56的导通/截止的吸收侧驱动信号，提供给吸收侧预驱动器42。
源极侧预驱动器41将从三相逻辑电路30提供的源极侧驱动信号放大到可驱动NMOSFET51、53、55的栅极电极的电压电平。之后，经规定的输出端子FH6G、FH4G、FH2G提供给NMOSFET51、53、55的各栅极电极(参照图3(d)、(e)、(f))。
吸收侧预驱动器42将从三相逻辑电路30提供的吸收侧驱动信号放大到可驱动NMOSFET52、54、56的栅极电极的电压电平。之后，经规定的输出端子FL6、FL4、FL2提供给NMOSFET52、54、56的各栅极电极(参照图3(g)、(h)、(i))。
三相逻辑电路30执行控制，使NMOSFET51与NMOSFET52、NMOSFET53与NMOSFET54、NMOSFET55与NMOSFET56不会同时导通而流过贯穿电流。例如，在图3(d)中，在电力角90度-150度的区间中使NMOSFET51导通的情况下，首先，在电力角90度-120度的区间中使NMOSFET54导通。结果，按NMOSFET51的漏极-源极路径、驱动线圈61、NMOSFET54的漏极-源极路径的顺序流过电流。之后，在接下来的电力角120度-150度的区间中，使NMOSFET56导通。结果，按NMOSFET51的漏极-源极路径、驱动线圈63、NMOSFET56的漏极-源极路径的顺序流过电流。由此，在电力角90度-150度的区间中，NMOSFET51与NMOSFET52不会同时导通。
F/V积分电路70将用于设定从微机等外部装置经输入端子VIND指定的电机转速(频率)的转速设定电压比VIND(％)变换成与该转速设定电压比VIND(％)成正比的电压。另外，由电平移位电路80将该变换后的电压移位到电机驱动装置500内部可使用的转速设定电压VIND0(V)。
PWM控制部90根据转速设定电压VIND0(V)的电压电平，通过斩波方式按规定分割从吸收侧预驱动器42输出的吸收侧驱动信号，变换成脉冲串，同时，使该脉冲幅度的占空比变化。这样，通过使吸收侧驱动信号的脉冲幅度的占空比变化，驱动线圈61、62、63中流过的平均电流也变化，设定对应于转速设定电压VIND0(V)的电压电平的转速。
图4是用于说明基于转速设定电压比VIND(％)的PWM控制的原理图。图4(a)中，在转速设定电压比VIND(％)从表示全程旋转的100％切换成50％的情况下，提供给源极侧的NMOSFET51、53、55的栅极电极的源极侧驱动信号维持100％的情况(参照图4(b))。另一方面，提供给吸收侧NMOSFET52、54、56的栅极电极的吸收侧驱动信号的占空比(＝T2/T)切换成50％。
另外，PWM控制部90也可对源极侧预驱动器41的输出、或源极侧预驱动器41和吸收侧预驱动器42双方的输出执行基于上述转速设定电压比VIND(％)的PWM控制。
电阻值R1的电阻体100、电阻值R2的电阻体101、电阻值R3的电阻体102构成串联连接于规定电源电压VA(“第1电压”)与接地电压VSS(“第2电压”)之间的串联电阻体103。即，在向串联电阻体103的一个端子提供电源电压VA的同时，向另一端子提供比电源电压VA低的、例如接地电压VSS。
串联电阻体103、运算放大器110、限制电路111生成确定电容元件130、131、132的充放电电压范围的两个不同的充放电基准电压。另外，将两个不同的充放电基准电压中、电压电平高的称为上侧限制电压，将电压电平低的称为下侧限制电压。
在串联电阻体103的电阻体100、101的连接部(“第1连接部”)，产生基于“(R2+R3)/(R1+R2+R3)”的分压比的电压VTCH。另外，向使输出负反馈到-侧输入端子的运算放大器110的+侧输入端子提供电压VTCH。
运算放大器110用作缓冲器，稳定输入电压VTCH后提供给后级的电路。另外，运算放大器110的输出Vsh变为电容元件130、131、132的充放电电压中电压电平高的电压(下面称为上侧限制电压。)。
在串联电阻体103的电阻体101、102的连接部(位于比电阻体100、101的连接部更靠近接地电压VSS侧的连接部、“第2连接部”)中，产生基于分压比“R3/(R1+R2+R3)”的电压VTCL，提供给限制电路111。
限制电路111被供给电阻体101、102的连接部产生的电压VTCL、和转速设定电压VIND0(V0)，输出将转速设定电压VIND0(V0)限制在电压VTCL以下的变动电压V1。另外，该变动电压V1成为电容元件130、131、132的充放电电压中电压电平低的电压。
由此，电容元件130、131、132的充放电电压的范围根据固定的上侧限制电压Vsh与可变的变动电压V1来变动。
充放电电路120、121、122、电容元件130、131、132、串联电阻体140和比较器150、151、152生成定时延迟信号TC1’、TC2’、TC3’，该信号使比较器21、22、23的各输出H10、H20、H30延迟与从运算放大器111输出的上侧限制电压Vsh和从限制电路111输出的变动电压V1之间的电位差(Vsh-V1)成正比的定时延迟时间TC。另外，定时延迟时间TC通过电容元件130、131、132的电容值C、电容元件130、131、132的充放电电流I和作为充放电电压范围的电位差(Vsh-V1)，按照TC＝C×V÷I的概算式来设定。
充放电电路120、121、122利用电容元件130、131、132的充放电电压的波形平缓，以比较器21、22、23的各输出H10、H20、H30的边缘定时切换电容元件130、131、132的充电/放电，同时，在上侧限制电压Vsh与变动电压V1之间的范围内，进行电容元件130、131、132的充放电。
电阻值R4的电阻体141、电阻值R5的电阻体142构成串联连接于上侧限制电压Vsh与变动电压V1之间的串联电阻体140。即，在向串联电阻体103的一个端子提供上侧限制电压Vsh(“规定电压”)的同时，向另一端子提供变动电压V1(“转速设定电压”)。在串联电阻体140的电阻体141、142的连接部产生基于分压比“R5/(R4+R5)”的比较基准电压Vr，提供给比较器150、151、152的+侧输入端子。
比较器150、151、152比较充放电电路120、121、122生成的充放电电压TC1、TC2、TC3与比较基准电压Vr。之后，比较器150、151、152根据各个比较结果，生成使比较器21、22、23的各输出H10、H20、H30延迟的定时延迟信号TC1’、TC2’、TC3’。
参照图5、图6，详细说明本发明的定时延迟时间TC的设定。图5中，示出仅为一相(例如W相)的充放电电路122周围的结构，与其它二相(例如U相、V相)的充放电电路120、121周围的结构一样。
串联电阻体103串联连接电阻体100、电阻体101和电阻体102来构成。另外，向串联电阻体103的一个端子提供电压VA，向串联电阻体103的另一个端子提供接地电压VSS。之后，在串联电阻体103的电阻体100与电阻体101之间的连接部，产生用“(R2+R3)×(VA-VSS)÷(R1+R2+R3)求出的电压VTCH。该电压VTCH被提供给运算放大器110的+侧输入端子，运算放大器110输出上侧限制电压Vsh。
另外，在串联电阻体103的电阻体101与电阻体102之间的连接部，产生用“R3×(VA-VSS)÷(R1+R2+R3)求出的电压VTCL。限制电路111输入该电压VTCL与转速设定电压VIND0(V)，输出限制为电压VTCL以下的转速设定电压VIND0(V)，作为变动电压V1。
串联电阻体140串联电阻体141与电阻体142来构成。另外，向串联电阻体140的一个端子提供上侧限制电压Vsh，向串联电阻体140的另一端子提供变动电压V1。之后，在串联电阻体140的电阻体141与电阻体142之间的连接部，产生用“R5×(Vsh-V1)÷(R4+R5)求出的比较基准电压Vr。将该比较基准电压Vr提供给比较器152的+侧输入端子。
PNP型双极晶体管301、302、NPN型双极晶体管303、303和电阻体304构成恒流生成电路。下面说明该恒流生成电路的动作。向NPN型双极晶体管303的基极端子提供对应于基准电压VREF(带隙电压等)的基极电流。在将电机驱动装置500接通电源时，生成该基准电压VREF。
这里，恒流生成电路在将经电阻体304发射极接地的NPN型双极晶体管303的集电极端子与PNP型双极晶体管302的集电极端子连接的同时，使PNP型双极晶体管302、301的基极端子共同连接。并且，使PNP型双极晶体管302的集电极/基极端子间二极管连接。从而，在NPN型双极晶体管303导通的情况下，向PNP型双极晶体管302和PNP型双极晶体管301的各基极端子提供由“(基准电压VREF-NPN型双极晶体管303的基极/发射极间电压Vbe)÷(电阻体304)求出的恒流，PNP型双极晶体管301、302导通。
另外，恒流生成电路在将发射极接地的NPN型双极晶体管300的集电极端子与PNP型双极晶体管301的集电极端子连接的同时，使NPN型双极晶体管300的集电极/基极端子间二极管连接。从而，将PNP型双极晶体管301导通时的恒流提供给NPN型双极晶体管300的基极端子，NPN型双极晶体管300导通。
并且，将NPN型双极晶体管300的基极端子与发射极接地的NPN型双极晶体管200的基极端子连接。由此，提供给NPN型双极晶体管300的基极端子的恒流还被提供给NPN型双极晶体管200的基极端子，NPN型双极晶体管200导通。
这样，恒流生成电路在将基准电压VREF提供给NPN型双极晶体管303的基极端子的情况下，生成恒定的基极电流，提供给NPN型双极晶体管200的基极端子。另外，该恒流生成电路、PNP型双极晶体管201、202、203与NPN型双极晶体管200、204、205、206构成对电容元件132执行充放电的充放电电路122。
PNP型双极晶体管201、202、203向发射极端子提供上侧限制电压Vsh，另外，共同连接各基极端子。另外，将PNP型双极晶体管201的集电极端子与发射极接地的NPN型双极晶体管200的集电极端子连接，同时，使PNP型双极晶体管201的集电极/基极端子间二极管连接。
在PNP型双极晶体管202的集电极端子上，连接发射极接地的NPN型双极晶体管204的集电极端子与NPN型双极晶体管206的集电极端子和基极端子。另外，向发射极端子接地的NPN型双极晶体管204的基极端子提供比较器23的输出H30。
另外，在PNP型双极晶体管203的集电极端子上，连接NPN型双极晶体管205的集电极端子、将一个端子接地的电容元件132的另一端子、和比较器152的一侧输入端子。另外，NPN型双极晶体管205的基极端子与NPN型双极晶体管206的基极端子、NPN型双极晶体管204的集电极端子连接。
这里，如图6(a)所示，电机在旋转驱动中，当电力角为0度时，从霍尔元件12经输入端子IN3±向比较器23输入正弦波形的位置检测信号，将比较器23生成的脉冲状的位置检测信号从一个电压电平(低电平)切换成另一电压电平(高电平)。另外，通过串联电阻体103、运算放大器110、限制电路111、串联电阻体140，向比较器152的+侧输入端子提供比较基准电压Vr。
此时，因为电机在旋转驱动中，所以处于已接通电机驱动装置500的电源，向NPN型双极晶体管303的基极端子提供基准电压VREF的状态。从而，恒流生成电路生成的恒流被提供给NPN型双极晶体管200的基极端子，所以NPN型双极晶体管200导通。
另外，因为使PNP型双极晶体管201的集电极/基极端子间二极管连接，所以在NPN型双极晶体管200导通的情况下，PNP型双极晶体管201也导通。并且，PNP型双极晶体管201的基极端子与PNP型双极晶体管202、203的各基板端子共同连接，所以PNP型双极晶体管202、203也导通。从而，PNP型双极晶体管201、202、203中分别流过集电极电流I。
另外，从一个电压电平(低电平)切换成另一电压电平(高电平)的比较器23的输出H30被提供给NPN型双极晶体管204的基极端子，NPN型双极晶体管204导通。结果，经NPN型双极晶体管204将NPN型双极晶体管205、206的基极电位引入到接地电位，NPN型双极晶体管205、206变为非导通状态。之后，PNP型双极晶体管203的集电极电流I流入电容元件132的另一端子，对电容元件132进行充电。
这里，如图6(d)所示，在电容元件132的另一端子产生的充放电电压TC3按照基于电容元件132的电容值C的斜率，从变动电压V1上升到上限限制电压Vsh。在该上升过程中，比较器152比较从串联电阻体140的电阻体141与电阻体142的连接部产生的比较基准电压Vr、与充放电电压TC3。
之后，如图6(e)所示，比较器152输出定时延迟信号TC3’，该信号在电压电平比比较基准电压Vr低时，将从变动电压V1上升到上限限制电压Vsh的过程中的充放电电压TC3设为一个电压电平(低电平)，当变为比较基准电压Vr之上的电压电平时，设为另一电压电平(高电平)。
另一方面，充放电电压TC3在与比较基准电压Vr一致后，利用上限限制电压Vsh的限制来维持于上限限制电压Vsh的电压电平。另外，如图6(a)所示，在电力角为90度时，比较器23的输出H30从另一电压电平(高电平)切换到一个电压电平(低电平)。
此时，从另一电压电平(高电平)切换到一个电压电平(低电平)的比较器23的输出H30被提供给NPN型双极晶体管204的基极端子，NPN型双极晶体管204变为非导通。这里，因为PNP型双极晶体管202、203仍然导通，所以向NPN型双极晶体管205、206的基极端子提供上侧限制电压Vsh。从而，NPN型双极晶体管205、206导通。
这里，向NPN型双极晶体管205的集电极端子中流入电流2I(集电极电流I×2)。因此，向NPN型双极晶体管205的集电极端子中流入PNP型双极晶体管203的集电极电流I之外，还从充电后的电容元件132流入电流I。
这样，通过执行电容元件132的放电，如图6(d)所示，在电容元件132的另一端子产生的充放电电压TC3按照基于电容元件132的电容值C的斜率，从上限限制电压Vsh下降到变动电压V1。在该下降的过程中，比较器152对比较基准电压Vr与充放电电压TC3进行比较。
另外，如图6(e)所示，比较器152输出定时延迟信号TC3’，该信号在电压电平比比较基准电压Vr高时，将从上限限制电压Vsh下降到变动电压V1的过程中的充放电电压TC3设为一个电压电平(高电平)，当变为比较基准电压Vr之下的电压电平时，设为另一电压电平(低电平)。
如上所述，比较器152根据比较器23的输出H30的边缘定时(切换边缘的定时)，输出定时延迟信号TC3’，该信号使充放电电压TC3延迟变为与比较准电压Vr一致的电压电平之前的定时延迟时间TC。
另外，三相逻辑电路30根据定时延迟信号TC3’(参照图6(e))、或由其它二相同样生成的定时延迟时间TC1’(参照图6(g))、TC2’(参照图6(f))，将时间与由霍尔元件10、11、12检测到的位置检测信号的输入定时、即比较器21、22、23的边缘定时错开定时延迟时间TC，使NMOSFET51、52、53、54、55、56适当导通。另外，定时延迟时间TC与从运算放大器111输出的上侧限制电压Vsh、和从限制电路111输出的变动电压V1之间的电位差(Vsh-V1)、即转速设定电压VIND0(V)成正比地设定。
图7中示出本发明的定时延迟时间TC的设定例。与图8所示的现有情况不同，设定在转速设定电压比VIND(％)为10-50％的区间中、与转速设定电压比VIND(％)成正比的定时延迟时间TC。
在图7所示实例中，使转速设定电压比VIND(％)为0-10％的区间固定在定时延迟时间TC的上限值(例如0.9msee)，使50-100％的区间固定在下限值(例如0.1msec)，但不用说，也可在0-100％的整个区间中设定与转速设定电压比VIND(％)成正比的定时延迟时间TC。
如上所述，根据本发明，对应于从微机等外部装置指定的转速设定电压比VIND(％)，定时延迟时间TC的设定不会变得不稳定或急剧变化。另外，作为结果，可使伴随电机转速的变动的噪声降低。
以上说明本实施方式，但上述实施例是为了容易理解本发明，而不限于解释本发明。本发明不脱离其精神，可进行变更/改良，同时，其等效描述也包含于本发明中。
限制电路在上述实施方式中，即便不特别设置限制电路111，也可设定本发明的定时延迟时间TC。但是，从微机等外部装置指定的转速设定电压比VIND(％)中有可能会混入噪声。因此，通过设置限制电路111，例如，可去除变动电压V1等电压电平急剧变高的尖峰形噪声。结果，向充放电电路120、121、122提供稳定的变动电压V1，定时延迟时间TC也可不变动地稳定设定。
另外，限制电路111构成为将转速设定电压VIND0(V)限制为电压VTCL以下，但不用说，也可相反构成为将转速设定电压VIND0(V)限制为电压VTCL以上。但是，此时，因为上侧限制电压Vsh与变动电压V1的范围变窄，所以与将转速设定电压VIND0(V)限制到电压VCTL以下的情况相比，难以将定时延迟时间TC设定得长。另外，因为转速设定电压VIND0(V)也可能因为所述尖峰形噪声而越过上侧限制电压Vsh，所以也可能不会向充放电电路120、121、122提供稳定的变动电压V1。因此，为了实现定时延迟时间TC的设定容易等，最好限制电路111构成为将转速设定电压VIND0(V)限制到电源电压VCTL以下。
另外，也可将限制电路111设置在串联电阻体103的电压VTCH侧。此时，向限制电路输入串联电阻体103的电压VTCH与转速设定电压VIND0(V)，为了实现定时延迟时间TC的设定容易，限制电路将转速设定电压VIND0(V)电压限制为VTCH以上。另外，设串联电阻体103的电压VTCH为不输入限制电路111、将电容元件130、131、132的充放电电压中电压电平低的电压电平固定的电压(下面称为下侧限制电压。)。这种结构也可得到与上述实施方式一样的效果。
电阻体的特性在上述实施方式中，为了使构成上侧限制电压Vsh的生成源的电压VTCH、构成变动电压V1的生成源的电压VTCL不随着周围环境条件的变化而变动，最好构成串联电阻体103的电阻体100、101、102为同一特性(温度系数、使用温度范围等)。由此，可抑制电压VTCH与电压VTCL伴随周围环境条件的变化而变动，同时，可稳定执行定时延迟时间TC的设定。
另外，基于同样理由，构成串联电阻体140的电阻体141与电阻体142最好也为同一特性。并且，若设电阻体100、101、102与电阻体141、142全部特性相同，则在周围的环境条件产生变动的情况下，也可使定时延迟时间TC的设定进一步稳定化。
比较器在上述实施方式中，比较器150、151、152将比较器21、22、23的输出H10、H20、H30的边缘定时作为基准，输出定时延迟信号TC1’、TC2’、TC3’，该信号使充放电电压TC1、TC2、TC3延迟变为与比较基准电压Vr一致的电压电平之前的定时延迟时间TC。但是，例如定时延迟信号TC1’、TC2’、TC3’的边缘定时不限于充放电电压TC1、TC2、TC3与比较基准电压Vr完全一致的时间，也可作为与比比较基准电压Vr低的规定电压一致之前的时间，或与比比较基准电压Vr高的规定电压一致之前的时间。此时，也可在串联电阻体140的电阻体141和电阻体142的连接部、与比较器150、151、152的+侧输入端子之间，设置将比较基准电压Vr的电压电平移位到规定电压用的电平移位电路(未图示)。
定时延迟时间TC另外，在上述实施方式中，设定成定时延迟时间TC与转速充定电压VIND0(V)、进而与转速设定电压比VIND(％)成正比，但不限于此。例如，在图7中，也可在转速设定电压比VIND(％)与定时延迟时间TC之间，成立规定曲线的规定函数(二次函数、三次函数、指数函数、椭圆函数等)。此时，例如可由根据对应于转速设定电压比VIND(％)的曲线的切线斜率、调整比较基准电压Vr的电压电平的逻辑电路来构成。
另外，在将转速设定电压比VIND(％)与定时延迟时间TC之间的关系设为曲线的情况下，定时延迟时间TC也可对应于转速设定电压比VIND(％)来急剧变化，所以最好将定时延迟时间TC设定得与转速设定电压比VIND(％)成正比。
权利要求
1.一种电机驱动装置，根据表示位置检测部生成的电机转子和定子间的相对位置的脉冲信号、和设定所述电机的转速用的转速设定电压，控制使所述电机的驱动线圈通电用的驱动晶体管的导通/截止，由此来驱动所述电机，其特征在于设置控制电路，所述控制电路生成使所述脉冲信号延迟的脉冲延迟信号，该脉冲延迟信号对应于所述转速设定电压的电压电平的延迟时间。
2.根据权利要求1所述的电机驱动装置，其特征在于所述控制电路生成所述脉冲延迟信号，该脉冲延迟信号使所述脉冲信号延迟与所述转速设定电压的电压电平成正比的延迟时间。
3.根据权利要求1所述的电机驱动装置，其特征在于所述控制电路具有执行充放电的电容元件；充放电基准电压生成电路，根据所述转速设定电压与规定电压，生成两个不同的充放电基准电压；充放电电路，在所述脉冲信号的边缘定时切换所述电容元件的充电/放电的同时，在所述两个充放电基准电压之间的电压范围中执行所述电容元件的充放电；和比较电路，比较所述电容元件的充放电电压与所述两个充放电基准电压之间包含的比较基准电压，所述控制电路根据所述比较电路的比较结果，生成所述脉冲延迟信号。
4.根据权利要求3所述的电机驱动装置，其特征在于所述控制电路生成所述脉冲延迟信号，该脉冲延迟信号使所述脉冲信号延迟所述比较电路中、所述充放电电压从一个电压电平变为与所述比较基准电压一致的电压电平之间的延迟时间。
5.根据权利要求3所述的电机驱动装置，其特征在于所述充放电基准电压生成电路具有限制电路，由规定的上限电压或下限电压来限制根据所述转速设定电压生成的一个所述充放电基准电压。
6.根据权利要求5所述的电机驱动装置，其特征在于所述充放电基准电压生成电路具有串联电阻体，在向一个端子提供第1电压的同时，向另一端子提供比所述第1电压低的第2电压，将该串联电阻体的第1连接部的电压设为电压电平高的所述充放电基准电压，将位于比该串联电阻体的所述第1连接部更靠近所述第2电压侧的第2连接部的电压设为电压电平低的所述充放电基准电压的限制值，所述限制电路将限制到所述限制值以上的所述转速设定电压设为所述电压电平低的所述充放电基准电压。
7.根据权利要求5所述的电机驱动装置，其特征在于所述充放电基准电压生成电路具有串联电阻体，在向一个端子提供第1电压的同时，向另一端子提供比所述第1电压低的第2电压，将该串联电阻体的第1连接部的电压设为电压电平高的所述壳放电基准电压，将位于比该串联电阻体的所述第1连接部更靠近所述第2电压侧的第2连接部的电压设为电压电平低的所述充放电基准电压，所述限制电路将限制到所述限制值以下的所述转速设定电压设为所述电压电平高的所述充放电基准电压。
8.一种电机驱动装置，其特征在于由相同特性的电阻体来构成权利要求6或7所述的所述串联电阻体。
9.根据权利要求3所述的电机驱动装置，其特征在于所述比较基准电压设为在向一个端子提供所述转速设定电压的同时、向另一端于提供所述规定电压的、串联电阻体的规定连接部的电压。
10.根据权利要求9所述的电机驱动装置，其特征在于由相同特性的电阻体来构成所述串联电阻体。
11.一种电机驱动装置，其特征在于由相同特性的电阻体来构成权利要求6或7以及权利要求10所述的所述串联电阻体。
12.根据权利要求3所述的电机驱动装置，其特征在于所述控制电路在所述电机为三相电机的情况下，在对各相设置所述电容元件、所述充放电电路和所述比较电路的同时，各相共享所述充放电基准电压生成电路。
13.一种集成电路，其特征在于将权利要求1所述的电机驱动装置集成化。
14.一种电机驱动电路的电机驱动方法，根据表示位置检测部生成的电机转子和定子间的相对位置的脉冲信号、和设定所述电机的转速用的转速设定电压，控制使所述电机的驱动线圈通电用的驱动晶体管的导通/截止，由此来驱动所述电机，其特征在于生成使所述脉冲信号延迟的脉冲延迟信号，该脉冲延迟信号对应于所述转速设定电压的电平的延迟时间。
全文摘要
一种电机驱动装置，使电机旋转时的噪声降低。电机驱动装置根据表示位置检测部生成的电机转子和定子间的相对位置的脉冲信号、和设定所述电机的转速用的转速设定电压，控制使所述电机的驱动线圈通电用的驱动晶体管的导通/截止，由此来驱动所述电机，该电机驱动装置中设置控制电路，生成使所述脉冲信号延迟的脉冲延迟信号，该脉冲延迟信号对应于所述转速设定电压的电压电平的延迟时间。
文档编号H02P6/14GK1649249SQ20041008975
公开日2005年8月3日 申请日期2004年11月5日 优先权日2004年1月29日
发明者奥村武清, 森田裕隆 申请人:三洋电机株式会社