专利名称：直流－直流变换器的制作方法
技术领域：
本发明涉及直流-直流变换器，用以将一输入的直流电压降压变换成具有预定值的直流电压，具体地说，涉及一种降压脉动检测型自振荡变换器。
背景技术：
当前，由于计算机电源电路所需，要求低压大电流的直流变换器。作为这种直流-直流变换器的代表，采用PWM控制变换器和脉动检测型自振荡变换器(下称脉动变换器)。它们当中，虽然随后研发的PWM控制变换器已经空前受到重视，但脉动变换器最近表现某些吸引力，因为采用脉动变换器对负载变化的响应尤好。
图5表示脉动变换器的基本电路。
如图5所示，该脉动变换器中，作为开关元件的PNP晶体管Tr1和电感L01被串联连接地设置于输入端3与输出端4之间，其中从所述输入端3输入输入电压Vin，从所述输出端4输出输出电压Vout，还设置续流二极管，它连接在所述PNP晶体管Tr1和电感L01的连接点与地之间。另外，还设置比较器10，将与输出电压Vout相关的电压输入至它的同相输入端，而将基准电压V0输入至其反相输入端，并将切换控制信号输出给PNP晶体管Tr1。
在这样的脉动变换器中，随着PNP晶体管Tr1处于截止状态，当输出电压Vout变得小于基准电压V0时，一个较低的输出信号从比较器输入给PNP晶体管Tr1的基极，使PNP晶体管Tr1导通。此后，输出电压Vout增大，使PNP晶体管Tr1继续导通。另一方面，随着PNP晶体管Tr1处于导通状态，当输出电压Vout变得大于基准电压V0时，一个较高的输出信号从比较器输入给PNP晶体管Tr1的基极，结果，使PNP晶体管Tr1截止。此后，输出电压Vout减小，使PNP晶体管Tr1继续截止。重复这样的控制操作，使输出电压Vout围绕着接近于该基准电压V0而上升和下降，获得实质等于该基准电压V0的输出电压Vout。
日本未审专利申请公开No.9-51672中公开了一种脉动变换器的实际电路，该脉动变换器的结构包括被连接在输入端和输出端之间的Pch FET开关元件和扼流圈；一个二极管被连接在的该Pch FET开关元件与扼流圈连接点和地电位之间。另外，该专利公开JP9-51672中，设有比较器，其中与输出电压相关的电压输入至它的反相输入端，而基准电压输入至其同相输入端，驱动机构IC按照比较器的输出电压给Pch FET输出切换控制信号。于是，在这种脉动变换器中，从输入电压得到所需的输出电压；使该输出电压与基准电压比较，根据比较的结果，切换Pch FET。
当与Nch FET相比时，Pch FET的特性并不令人满意。如果将这种PchFET用于同步整流型脉动变换器，会使变换效率下降。因此，需要使用NchFET的同步整流型脉动变换器代替Pch FET。
在这种使用Nch FET的脉动变换器中，为了驱动这种FET，必须给栅极提供比源极电压高的电压，在Nch FET的控制信号输入侧，通常需要图6A所示的自益放大电路。
图6A是使用Nch FET的同步整流型脉动变换器的电路图，其中设有同类的自益放大电路；图6B表示在图6A所示电路中固定点(点A和点B)处的电压波形。
如6A所示，Nch FET1(下称FET1)和电感L1被串联在输入端3与输出端4之间，其中输入电压Vin从所述输入端3输入，输出电压Vout从所述输出端4输出。在FET1的漏极和源极之间设置自益放大电路，该电路包括互相串联连接的自益放大二极管D0和自益放大电容器C0。一个H/S驱动电路1与FET1的栅极相连。自益放大电容器C0两端的电压加给H/S驱动电路1。Nch FET2的栅极(下称FET2)与L/S驱动电路2相连，它的漏极与FET1和电感L1之间的连接点相连，而源极接地。L/S驱动电路2被连在输入端3与地之间。另外，电容器C1连接在电感L1与输出端4的连接点和地之间。此外，省略对比较器的说明，所述比较器检测输出电压Vout的脉动，并将-FET开关信号加给H/S驱动电路1和L/S驱动电路2。
在这样的脉动变换器中，在图6A的点B和点A处产生图6B所示的波形的电压，使得FET1和FET2的输出特性相反，并使它们之间同步。在点A处，当FET1被导通(FET2被截止)时，在点A处给出与输入电压Vin实质相同的电压；而当FET1被截止(FET2被导通)时，在点A处给出近似为0的电压(地电位)。然后，把通过从输入电压Vin减去自益放大二极管D0中的电压降所得的电压加给自益放大电容器C0，从而给电容器C0充当。因此，在点B处，当FET1被导通(FET2被截止)时，由于自益放大电容器C0中充电电荷而产生一个增大到超过输入电压Vin的电压；而当FET1被截止(FET2被导通)时，产生由从输入电压Vin减去自益放大二极管D0中的电压降所得的电压。
如上所述，按照这样的结构，由于从H/S驱动电路1产生增大的FET1驱动控制信号，使已充电的自益放大电容器C0放电，所以必须使FET1重复被导通和截止。也就是说，FET1并不连续地处于导通状态，而须使FET1按一定的占空因数做通-断变换。另外，这里所说的占空因数表示一个由FET1处于导通状态的时间与总时间的百分比所示的比值，也就是说，如果FET1恒处于被导通的状态，则所述占空因数为100％。
然而，有如图5所示，这种脉动变换器不包括任何控制占空因数的电路，原则上不能有效地控制所述占空因数。因此，当输入电压Vin减小时，输出电压Vout就达不到基准电压V0，FET1恒处于导通状态，于是，就使自益放大电容器C0被完全放电。当自益放大电容器C0放电时，自益放大电容器C0两端的电压就不能增大，也就不能提供FET1的栅极所需的电压，结果，使FET1被截止。从而使输出电压Vout进一步被降低。
于是，有如上述那样，当输出电压Vout降低时，不能从自益放大电容器C0给出电压。因此，FET1就不能被导通，就会进一步使输出电压Vout下降。也就是说，不能使FET1稳定地工作，以致自益放大电容器被完全放电。
发明内容
为克服上述问题，本发明的各优选实施例提供一种脉动变换器型的直流-直流变换器，其中可稳定地输出预定的电压。
按照本发明的一种优选实施例，一种直流-直流变换器包括Nch FET，用于对输入电压的通-断控制；平流滤波电路，用于平滑来自Nch FET被切换输出的电压，以输出一平滑电压；以及比较电路，用于使自平流滤波电路输出的电压与一设定电压比较，以输出一个通-断控制用的切换控制信号。在所述直流-直流变换器中，当检测Nch FET的持续导通时间，并且所述持续导通达到预定的时间时，对Nch FET输出切换控制信号，用以截止控制Nch FET。
当Nch FET处于截止状态(Nch FET截止)并且平流滤波电路的输出电压(变换器输出电压)小于设定电压时，从比较电路输出切换控制信号，用以导通Nch FET。这里，当所述导通状态被持续一段预定时间时，也就是在输入到比较器的电压小于设定电压的状态持续一段预定时间或者更长的时间，接通持续时间限制电路输出切换控制信号，用以暂时截止NchFET。于是，Nch FET截止，与开关电路相连用以控制Nch FET切换的自益放大电容器被快速充电。即使实行这种截止控制，由于与直流输出电压相关的电压小于基准电压，一旦用来导通Nch FET的切换控制信号再次被输入给Nch FET，就使Nch FET被导通。按照这种方式，自益放大电路连续起作用，以致重复Nch FET的切换。
此外，按照本发明一种优选实施例的直流-直流变换器，在接通持续时间限制电路中，导通状态的时间限制约为正常工作下切换控制信号周期的3-10倍那样长。
于是，更为有效地实现截止状态，使得像上述那样去设定导通状态的时间限制。
按照本发明的各优选实施例，即使Nch FET连续处于被导通的状态，由于设置暂时截止状态的时间，所以在截止时间内，可使自益放大电容器C0被充电。因此，Nch FET连续维持在导通状态，使Nch FET稳定地工作。从而，给出一种稳定地输出预定电压的脉动变换器型直流-直流变换器。
另外，按照本发明的优选实施例，提供一种脉动变换器型直流-直流变换器，用以更为稳定地输出预定电压，使得像上面所述的那样把处于导通状态的时间限制设定在—适宜的范围。
从以下结合附图对本发明优选实施例的详细描述，将使本发明的这些以及其它特点、要素、特性及优点变得愈为清晰。
图1是表示本发明一种优选实施例脉动变换器结构的电路图；图2是图1所示接通持续时间限制器电路的详细电路图；图3表示负载输出电流、电感器的脉动电流和切换控制信号的波形图；图4表示平流滤波电路的特性；图5表示脉动变换器的基本电路；图6A是使用其中包含相关自益放大电路之Nch FET的同步整流型脉动变换器的电路图；而图6B表示图6A电路图中在固定点(点A和点B)处的波形。
具体实施例方式
以下参照图1-4描述本发明一种优选实施例的脉动变换器型直流-直流变换器。
图1是表示本优选实施例脉动变换器结构的电路图。
另外，图2表示图1中导通持续时间限制器电路11的详细电路图。
如图1所示，在本优选实施例的脉动变换器中，Nch FET1(下称FET1)和电感L1按照从输入端3一侧起的顺序串联连接在输入端3和输出端4之间。这里的FET1中，漏极连接到输入端3，源极则与电感L1相连。此外，FET1的栅极是H/S驱动电路1的控制信号输出端。另外，在FET1的漏极与源极之间，设置自益放大电路，包括串联连接的自益放大二极管D0和自益放大电容器C0。在这个自益放大电路中，自益放大二极管D0的阳极与FET1的漏极及输入端3相连，而自益放大电容器C0与FET1的源极相连。
在驱动电路1中，电源输入端与自益放大电路中的自益放大二极管D0的阴极和自益放大电容器C0之间的连接点相连，而接地侧的接线端与自益放大电容器C0和FET1的源极之间的连接点相连。因而，自益放大电路中的自益放大电容器C0中的放电电压被加给H/S驱动电路。此外，后面有述的导通持续时间限制电路11通过反相器12与H/S驱动电路1信号输入端相连，从导通持续时间限制电路11输出的信号被反相并被输入至信号输入端。
在FET1和电感L1的连接点与接地端5之间连接有Nch FET2(下称FET2)。这里的FET2中，漏极与FET1和电感L1的连接点相连，源极连接到接地端5。此外，FET2的栅极与L/S驱动电路2的控制信号输出端相连。
在L/S驱动电路2中，电源输入端与输入端3相连，而接地侧的接线端与接地端5相连。此外，导通持续时间限制电路11被连接到L/S驱动电路2的信号输入端，并且，从导通持续时间限制电路11输出的信号也被直接输入到L/S驱动电路2的信号输入端。
电容器C1被连接在电感L1与输出端4的连接点和接地端5之间，并且，电阻R1和R2的串联电路与电容器C1并联连接。
电阻R1和R2的连接点与比较器10的同相输入端相连。
比较器10的反相输入端与基准电压V0的正端相连，而该基准电压的负端接地。此外，比较器10的正侧电源接线端与输入端3相连，而负侧电源接线端接地。另外，比较器10的信号输出端与导通持续时间限制电路11的信号输入端相连。通过使输入至比较器10之反相输入端的电压与输入至同相输入端的电压相比所产生的高信号和低信号与本发明的切换控制信号相对应。
此外，平流整流电路最好包括电感L1和电容器C1，而比较电路14最好包括比较器10、电阻R1和R2，以及基准电源。
导通持续时间限制电路11具有信号输入端、电源接线端和信号输出端。电源接线端与输入端3相连，而信号输出端与L/S驱动电路2相连，并通过反相器12与H/S驱动电路1相连。
以下参照图2描述导通持续时间限制电路11的特定结构。
缓冲电路20的输入部分通过电阻R11连到比较器10的信号输出端并通过电阻R12与输入端相连。缓冲电路20的输出部分通过反相器12与H/S驱动电路1相连，并直接与L/S驱动电路2相连。另外，缓冲电路20的输出部分还通过电阻R13和R14串联电路接地，所述电阻R13和R14的连接点与NPN晶体管Tr11的基极相连。
NPN晶体管Tr11的发射极接地，集电极通过电阻R16与NPN晶体管Tr12的基极相连。此外，NPN晶体管Tr11的集电极通过电阻R15与输入端3相连，还通过电容器C11接地。电阻R15和电容器C11限定一个时间常数电路，用以设定导通时间的最大值。
NPN晶体管Tr12的发射极接地，集电极通过电阻R17与PNP晶体管Tr13的基极相连。
PNP晶体管Tr13的发射极与输入端3相连，并且连接到缓冲电路20的输入部分。
具有如上结构的脉动变换器有如下述那样工作。
在初始状态(输出电压为0V)时，将0V电压输入到比较器10的同相输入端。于是，比较器10输出0V(低信号)。导通持续时间限制电路11通过缓冲电路20将此低信号输出给反相器12和L/S驱动电路2，反相器12使该低信号反相并对H/S驱动电路1输出一预定电压的高信号。与此同时，导通持续时间限制电路11中的NPN晶体管Tr11被截止，电容器C11通过电阻R15按预定的时间常数被输入电压Vin充电。
当输入所述高信号时，H/S驱动电路1产生一栅极导通控制信号(下称导通控制信号)，并将此信号输出给FET1的栅极。然后，由于自益放大电容器C0被输入电压Vin充电，一个其电压比输入电压Vin大的控制信号被输入至FET1的栅极。另一方面，L/S驱动电路2产生一栅极截止控制信号(下称截止控制信号)，并将此信号输出给FET2的栅极。
于是，由于FET1被来自H/S驱动电路1的导通控制信号导通，而FET2被来自L/S驱动电路2的截止控制信号截止，则与输入电压Vin相关的电压通过包含电感L的平流滤波电路而被提供给输出端4。
当输出电压Vout被提供给输出端4时，由连接在输出端4与接地端5之间的电阻R1+R2所分压的电压Vor(＝Vout×R2/(R1+R2))被输入到比较器10的同相输入端。当所述分压电压Vor小于输入给反相输入端的基准电压Vo时，比较器10的输出不变。
接下去，从输出端4输出一个输出电压Vout，它使得所分压的电压Vor大于基准电压Vo，从比较器10输出一个高信号，它与对应于输入电压Vin的电源电压相关。当从比较器10输入一个高信号给导通持续时间限制电路11时，该电路11通过缓冲器20给L/S驱动电路2和反相器12输出高信号。与此同时，导通持续时间限制电路11中的NPN晶体管Tr11被加给它的基极偏流所导通，并且电容器C11中所储存的电荷被放电。于是，时间常数电路回到初始状态，导通持续时间限制电路11不工作。
反相器12输出通过倒相输入到H/S驱动电路1的高信号所得到的低信号。当把一低信号输入到H/S驱动电路1时，该电路1产生一截止控制信号，并将该信号输出到FET1的栅极。另一方面，当一高信号输入到L/S驱动电路2时，该电路2产生一导通控制信号，并将该信号输出到FET2的栅极。
由输入给FET1的截止控制信号使FET1截止，而由输入给FET2的导通控制信号使FET2导通。从而使FET1的漏极与FET2的源极之间的连接点通过导通状态的FET2的漏极和源极之间的通道导通接地端5。按照这种方式，使输出电压Vout降低，从而使导通状态的FET2的漏极和源极之间的电压(实质为0V)Vds被加给电感L1。与此同时，通过从输入电压Vin减去脉动二极管D0的反相电压和导通状态的FET2的漏极和源极之间的电压Vds所得的电压被加给与H/S驱动电路1并联连接的脉动电容器C0，对该电容器C0充电。
持续这一工作过程，直至所述分压电压Vor变得低于基准电压V0，并且，有如上述那样，当所述分压电压Vor变得低于基准电压V0时，使FET1被导通，而FET2被截止。
随后，从输出端4持续输出一个输出电压Vout，该输出电压Vout具有由基准电压V0设定的所需电压值(与本发明的设定电压相应)。
有一些例子是由于瞬时负载的变化使导通状态的FET1继续。以下描述按照这种例子的本实施例脉动变换器的工作情况。
当输出电压Vout小于由基准电压V0和持续导通状态的FET1所设定的电压时，也就是当与输出电压Vout相关的分压电压Vor小于基准电压V0时，比较器10持续输出一个低信号。当从比较器10输出低信号时，导通持续时间限制电路11中的NPN晶体管Tr11继续截止状态。于是，输入电压Vin通过电阻R15加给电容器C11，电容器C11按预定的时间常数被继续充电。然后，当电容器C11的两端之间的电压达到一定的值时，一个基极偏流被加给NPN晶体管Tr12，基极成为高状态，使NPN晶体管Tr12导通。然后，使PNP晶体管Tr13的基极被拉低，使PNP晶体管Tr13也被导通。于是，一个与输入电压Vin相关的高信号通过PNP晶体管Tr13被输入到缓冲电路20的输入部分，使PNP晶体管Tr13被导通。缓冲电路20给反相器12和L/S驱动电路输出高信号，并且反相器12把从高信号被反相的低信号输出给H/S驱动电路1。
当具有低信号输入其中的H/S驱动电路1输出截止控制信号时，使FET1被截止。另一方面，当具有高信号输入其中的L/S驱动电路2输出导通控制信号时，使FET2被导通。与此同时，NPN晶体管Tr11的基极处于高状态，并且NPN晶体管Tr11被导通，以致从缓冲电路20输出高信号。结果，电容器C11中所充的电荷通过NPN晶体管Tr11的集电极和发射极之间的通道被放电。相应地，NPN晶体管Tr12被截止，并且PNP晶体管Tr13也被截止。于是，通过PNP晶体管Tr13加给缓冲电路20输入部分的高信号停止。
即使实行这样的工作过程，由于与输入该比较器10之同相输入端的输出电压Vout相关的分压Vor未达到基准电压V0，所以比较器10继续输出低信号。然后，由于没有高信号像上面所述的那样通过PNP晶体管Tr13加给缓冲器20的输入部分，所以高信号被输入到H/S驱动电路1，而低信号被输入到L/S驱动电路2，并且在这之后，FET1被导通，而FET2被截止。于是，像上面所述那样，电容器C11按预定的时间常数被充电。然后，在分压Vor小于基准电压V0的同时，重复这一工作过程。
这里，设定平流滤波电容器C0的时间常数τb(影响放电时间)，也就是从导通持续时间限制电路11输出的低信号的最大脉冲宽度τp，它主要受时间常数R15×C11的影响，以此，使之具有关系τb＞τp。在以这种方式设定时，不能提供平流滤波电容器C0放电的时间和用来驱动H/S驱动电路1的电压，并变得小于FET1的持续导通时间(从导通持续时间限制电路11持续输出低信号的时间)，以维持FET1的可靠控制。
特别是，有如下面所述的那样，可使脉动变换器更可靠，更稳定地工作，以致将连续导通时间设定成比如为稳定工作时工作周期(一组导通时间和截止时间所持续的时间)的大约3-10倍那样长。
首先，由于得到从输出端输出的电压Vout，使得在有如上述那样各FET受到截止控制的同时，通过平流滤波电路13中的电感L1提供与输入电压Vin相关的电压，该电压成为围绕一个根据基准电压V0所设定的设定电压上下的三角波。然后，输出电压的脉动与电感的脉动电流有关。
图3示出负载的输出电流(自输出端输出的电流)、电感L1的脉动电流，以及从比较器输出信号(切换控制信号)的波形。
这里，电感L1的脉动电流的幅值与电感L1的电感有关。譬如，当电感较大时，就使电感的脉动电流的幅值ΔIL减小。因此，可使输出的脉动电流的幅值减小，以减小输出电压变化的宽度。另一方面，按照这种方式，当电感L1的电感增大时，会使线圈电流的变化速度有瞬态(在瞬态负载改变情况下)的减小，并使输出电压变化的宽度增大。另外，为了增大电感，就须使电感器的尺寸加大。因而，为了交替使用这样的优点以对抗缺点，通常将电感设定得使所述电感的脉动电流的幅值ΔIL约为额定输出电流(从输出端4正常输出的电流)的1/3-1/2那样大。
现在有如图3所示那样，当负载电流从低态急剧地变到高态时，必须使FET1受到控制，以使FET1可被导通得比正常工作时长。按照这种方式，流过电感L1的电流几乎增大至额定电流，使FET1持续处于导通状态。然后在输出电流接近额定电流时，有如上述那样，使FET1受到通-断控制，并维持额定该电流。与此同时，在上述额定输出电流是额定电流幅值的2-3倍那样长情况下，虽然与正常工作下的占空因数有关，但FET1处于导通状态时间，也即占空因数为100％的时间约为正常工作下切换周期的2-3倍那样长的时间。这里，可将自益放大电路的自益放大电容器C0设定为使电压维持这样一段时间。相应地，将最大持续时间设定成为正常工作下切换控制信号周期的三倍以上是足够的，也就是处于稳定状态。
接下去，在上述电路结构中，当输入电压Vin减小到实质上等于设定的输出电压时，比如在该输入电压Vin逐渐减小的时候，维持该输入电压Vin，以保持FET1处于导通状态，以便维持输出电压。然后，在上述电路结构中，为使自益放大电容器C0得到恢复，在预定的时刻使FET1受到临时被截止的控制。有这样的情况，其中电路的实际工作频率减小，输出电压的脉动幅值增大，从而实现这样的运行。这是与包含电感L1和电容器C1的平流滤波电路13的特性有关的。
图4表示平流滤波电路13的特性，有如该图所示，按照本实施例的直流-直流变换器，将切换频率(代表切换控制信号的频率)fop设定成大于平流滤波电路13的谐振频率fr。
通常，在设计一种经济的直流-直流变换器时，都是将正常工作时的工作频率(切换频率fop)设定为谐振频率fr的大约100倍。另外，为了把输出电压Vout的脉动抑制在直流-直流变换器所允许的范围内，所述工作频率(切换频率fop)通常至少须为谐振频率fr的大约10倍。由于这些限制，在正常工作时，接通限制器电路11的持续接通时间必须比切换周期的持续时间小大约10倍。
于是，通过采用本优选实施例的结构，即使FET1作为主要切换元件给输出端提供切换的Vin，该FET1持续处在导通状态，但由于暂时插入截止状态，也会使自益放大电容器被可靠地充电。按照这种方式，本优选实施例解决了现有技术中的问题。于是，给出一种能可靠工作的脉动变换器型的直流-直流变换器。
另外，提供一种尤为可靠工作的脉动变换器型的直流-直流变换器，使得最好把导通状态下的时间限制设定成大约为这种脉动变换器正常工作时切换控制周期的3-10被那样长。
虽然已经关于各优选实施例描述了本发明，但对于熟悉本领域的人而言应能理解，可按多种方式对所述发明改型，并可假设除特别设定和上面已述之外的多种实施例。因此，所附各权利要求意在覆盖落入本发明原则和范围之内的所有本发明的实施例。
权利要求
1.一种直流-直流变换器，它包括Nch FET，，它被布置成切换输入电压的通和断；平流滤波电路，它被布置成平滑从Nch FET输出的电压，以输出平滑电压；以及比较电路，它被布置成使自平流滤波电路输出的电压与一设定的电压比较，以输出通-断控制用的切换控制信号；其中，在检测Nch FET的持续导通时间并且该持续导通时间达到预定的时间时，对Nch FET输出切换控制信号，用以截止控制Nch FET。
2.如权利要求1所述的直流-直流变换器，其中，将处于导通状态的NchFET的时间限制设定成约为正常工作时切换控制信号周期的3-10倍那样长。
3.如权利要求1所述的直流-直流变换器，其中，所述平流滤波电路包含电感和电容器。
4.如权利要求1所述的直流-直流变换器，其中，所述比较电路包含比较器、多个电阻和基准电源。
5.如权利要求4所述的直流-直流变换器，其中，还包括导通持续时间限制电路，它被布置成控制Nch FET的持续接通时间，所述导通持续时间限制器包括经电阻与所述比较器的信号输出端相连的缓冲电路。
6.如权利要求1所述的直流-直流变换器，其中，所述导通持续时间限制器还包括至少一个NPN晶体管和至少一个PNP晶体管。
7.如权利要求1所述的直流-直流变换器，其中，还包括平流滤波电路，该电路具有串联连接的平流滤波二极管和平流滤波电容器，所述平流滤波二极管的阳极与所述Nch FET的漏极及直流-直流变换器的输入端相连，所述平流滤波电容器与Nch FET的源极相连。
8.如权利要求1所述的直流-直流变换器，其中，还包括另外的Nch FET，它被连接在Nch FET和平流滤波电路的连接点与直流-直流变换器的接地点之间。
9.如权利要求1所述的直流-直流变换器，其中，还包括H/S驱动电路，所述Nch FET的栅极限定该H/S驱动电路的控制信号输出端。
10.如权利要求8所述的直流-直流变换器，其中，还包括L/S驱动电路，所述另外的Nch FET的栅极限定该L/S驱动电路的控制信号输出端。
11.一种直流-直流变换器，它包括Nch FET，，它被布置成通-断控制输入电压；平流滤波电路，它被布置成平滑从Nch FET输出的电压，以输出平滑电压；以及比较电路，它被布置成使自平流滤波电路输出的电压与设定的电压比较，以输出通-断控制用的切换控制信号；导通持续时间限制电路；其中，在检测Nch FET的持续导通时间并且该持续导通时间达到预定的时间时，所述导通持续时间限制电路对Nch FET输出切换控制信号，用以截止控制Nch FET。
12.如权利要求11所述的直流-直流变换器，其中，将处于导通状态的Nch FET的时间限制设定成约为正常工作时切换控制信号周期的3-10倍那样长。
13.如权利要求11所述的直流-直流变换器，其中，所述平流滤波电路包含电感和电容器。
14.如权利要求11所述的直流-直流变换器，其中，所述比较电路包含比较器、多个电阻和基准电源。
15.如权利要求14所述的直流-直流变换器，其中，所述导通持续时间限制器包括经电阻与所述比较器的信号输出端相连的缓冲电路。
16.如权利要求11所述的直流-直流变换器，其中，所述导通持续时间限制器还包括至少一个NPN晶体管和至少一个PNP晶体管。
17.如权利要求11所述的直流-直流变换器，其中，还包括平流滤波电路，该电路具有串联连接的平流滤波二极管和平流滤波电容器，所述平流滤波二极管的阳极与所述Nch FET的漏极及直流-直流变换器的输入端相连，所述平流滤波电容器与Nch FET的源极相连。
18.如权利要求11所述的直流-直流变换器，其中，还包括另外的NchFET，它被连接在Nch FET和平流滤波电路的连接点与直流-直流变换器的接地点之间。
19.如权利要求11所述的直流-直流变换器，其中，还包括H/S驱动电路，所述Nch FET的栅极限定该H/S驱动电路的控制信号输出端。
20.如权利要求18所述的直流-直流变换器，其中，还包括L/S驱动电路，所述另外的Nch FET的栅极限定该L/S驱动电路的控制信号输出端。
全文摘要
一种直流－直流变换器包括串联连接在输入端与输出端之间的NchFET
文档编号H02M3/158GK1716747SQ200510076539
公开日2006年1月4日 申请日期2005年6月9日 优先权日2004年6月29日
发明者野间隆嗣 申请人:株式会社村田制作所