专利名称：一种基于fpga的多通道高速伺服电机控制装置的制作方法
技术领域：
本实用新型属于机电设备制造技术领域，涉及一种电机的控制装置，具 体涉及一种基于FPGA的多通道高速伺服电机控制装置。
背景技术：
随着电力电子及微电子技术日新月异的进步，具有结构简单、体积小、 重量轻、效率高、功率因数高等优点的高速伺服电动机，其应用领域不断扩 展。由于高速伺服电机的转速很高，在工作过程中需要不断的对其转速进行 调整，所以，要求对高速伺服电机进行控制调整的控制装置具有高性能的运 算速度和良好的控制实时性。目前使用的高速伺服电机的控制装置，采用以 通用处理器或特定IC为核心的运算系统来实现其运算功能；以通用处理器 为核心的运算系统，存在顺序执行架构的局限性，需要大量运算指令才能完 成工作，无法实现特定需求下所需要的超高速运算处理能力；以特定IC为 核心的运算系统，特定IC具有高速的运算处理能力，每一个特定IC只能控 制一个高速伺服电机，在多个高速伺服电机控制的联动性上有着明显的灵活 性上的局限性，因此，现有的基于这两种控制方式的高速伺服电动机的控制 装置不能做到同时对多个高速伺服电机进行实时控制，满足不了机床、纺织、 火炮等复杂环境现场的相关技术要求。 发明内容
本实用新型的目的是提供一种基于FPGA的多通道高速伺服电机控制装置，该控制装置根据高速伺服电机的工作特点，可同时对多个高速伺服电 机进行控制，且可靠性高、控制实时性好、操作灵活，能满足机床、纺织、 火炮等复杂环境现场的相关技术要求。
本实用新型所采用的技术方案是， 一种基于FPGA的多通道高速伺服电 机控制装置，包括数据/控制总线，数据/控制总线分别与FPGA控制模块、 至少两个并行设置的驱动模块、至少两个独立设置的光电码盘和至少两个独 立设置的ADC模块相连接，FPGA控制模块包括核心控制单元，核心控制 单元分别与数码显示单元、接口单元、存储单元和至少两个并行设置的电机 控制单元相连接，驱动模块、光电码盘、ADC模块和电机控制单元分别与 高速伺服电机形成一一对应。
本实用新型的特征还在于，
多个电机控制单元分别与数据/控制总线相连接。
接口单元为RS232/485标准数据接口 。
的核心控制单元的CPU采用StratixII2S60芯片。
驱动模块包括依次连接的光电隔离单元、前置放大单元和MOSFET功 率桥，光电隔离单元与数据/控制总线相连接。
本实用新型多通道高速伺服电机控制装置具有以下优点
1. 能最大限度的集成外围逻辑，实现单片化设计，提高系统的整体可靠
性；
2. 采用独立的定制运算逻辑和并行处理机制，达到高性能的运算要求， 控制实时性好；
3. 采用硬件定序器和冗余逻辑设计，提高抗干扰性能；
4. 采用Altera的StratixII2S60芯片，内置NiosII操作系统，通过并行处理机制，可实现各个电机控制通道间的实时联动；
5.适用于各种功率，转速最高不超过4万转的高速伺服电机；
图1是本实用新型控制装置的结构示意图； 图2是本实用新型控制装置的工作流程图。
图中，l.FPGA控制模块，2激据/控制总线，3.驱动模块，4.高速伺服电 机，5.光电码盘，6.ADC模块，7.电源模块，8.计算机/pda/数字键盘。
其中，l-l.数码显示单元，l-2.核心控制单元，l-3.接口单元，1-4.电机 控制单元，l-5.存储单元，3-l.光电隔离单元，3-2.前置放大单元，3-3.MOSFET 功率桥。
具体实施方式
以下结合附图和具体实施方式
对本实用新型进行详细说明。 本实用新型控制装置的结构，如图1所示。该控制装置包括数据/控制总 线2，数据/控制总线2分别与FPGA控制模块1、至少两个并行设置的驱动 模块3、与驱动模块3的数量分别对应的光电码盘5和ADC模块6相连接。 FPGA控制模块1包括核心控制单元1-2，核心控制单元1-2分别与数码显示 单元l-l、存储单元l-5、接口单元l-3和并行设置的至少两个电机控制单元 1-4相连接，FPGA控制模块1通过各电机控制单元1-4与数据/控制总线2 相连接，各电机控制单元l-4、光电码盘5、 ADC模块6与驱动模块3形成 --对应。
每个驱动模块3包括依次相接的光电隔离单元3-1、前置放大单元3-2 和MOSFET功率桥3-3，各光电隔离单元3-1分别与数据/控制总线2相连接， 各驱动模块3通过MOSFET功率桥3-3分别与一个对应的高速伺服电机4连接。
各高速伺服电机4分别与对应的光电码盘5和ADC模块6相连接。 FPGA控制模块1还与电源模块7相连接，FPGA控制模块1通过接口 单元1-3与计算机/pda/数字键盘8相接，接口单元1-3采用RS232/485标准
数据接口。
核心控制单元1-2采用的CPU为StratixII2S60芯片。
ADC模块6对输入和输出FPGA控制模块1的信号进行数模转换。
光电码盘5定位高速伺服电机4的转子信息。
FPGA控制模块1用于实现驱动高速伺服电机所需的所有功能，如PWM 波的生成、电机转子的位置译码、刹车和过流保护、驱动时序控制及控制状 态机等，其中的核心控制模块1-2用于实现多个高速伺服电机4控制单元间 的实时联动，数码显示单元1-1用于实时显示各个高速伺服电机4的运行情 况；存储单元l-5用于存储信息报告。
通过计算机/PDA/数字键盘8将电机控制参数输入FPGA控制模块1 。 本实用新型控制装置，以FPGA芯片StmtixII2S60为核心，将电机驱动 波形发生、闭环控制运算和上位机通信功能集于一体，包括FPGA控制模块 1、.多个互不相连的ADC模块6、多个并行设置的驱动模块3和多个独立设 置的光电码盘5， FPGA控制模块1通过数据/控制总线2与多个并行设置的 ADC模块6相连，每个ADC模块6分别连接一个与之对应的驱动模块3和 光电码盘5。
本实用新型控制装置的工作流程，如图2所示。
将本控制装置中的MOSFET功率桥3-3、光电码盘5和ADC模块6分 别与对应的高速伺服电机4相连接。启动本控制装置，初始化各模块，通过计算机/PDA/数字键盘8将预先设计的各高速伺服电机4间的联动方案输入 FPGA控制模块l，存入核心控制单元1-2的CPU中的联动寄存器管理单元。 然后，通过核心控制单元l-2读取存储单元1-5中预先存储的高速伺服电机 4启动所需的相关参数，并将读取的该相关参数存入核心控制单元1-2的CPU 中的联动寄存器管理单元，以提高运算速度，此时，高速伺服电机4软启动， 从联动寄存器管理单元读取各高速伺服电机4间的联动方案，利用计算机 /PDA/数字键盘8通过接口单元1-3对联动寄存器管理单元进行实时管理， 如果没有读取当前最新配置的联动方案，则配置成最后一次的联动方案。如 果读取到当前最新配置的联动方案，则进行各个高速伺服电机4间的联动配 置，并通过光电码盘5得到各高速伺服电机4的位置信息，同时，进入位置 PID闭环控制，得到相应伺服电机4的速度信息，然后，进入速度PID闭环 控制，读取母线电压、母线电流、各项项电压、各项项电流信息，之后，进 入到电流PID闭环控制，实现对高速伺服电机4的实时控制，然后，确定是 否停止本控制装置的运行，若不需停止，则生成本次的信息报告，并将该信 息报告存储于联动寄存器管理单元中，返回读取联动信息，继续进行运行， 若需要停止，则本控制装置停止运行。
权利要求1.一种基于FPGA的多通道高速伺服电机控制装置，其特征在于，该装置包括数据/控制总线(2)，数据/控制总线(2)分别与FPGA控制模块(1)、至少两个并行设置的驱动模块(3)、独立设置的光电码盘(5)和至少两个独立设置的ADC模块(6)相连接，所述的FPGA控制模块(1)包括核心控制单元(1-2)，核心控制单元(1-2)分别与数码显示单元(1-1)、接口单元(1-3)、存储单元(1-5)和至少两个并行设置的电机控制单元(1-4)相连接，所述的驱动模块(3)、光电码盘(5)、ADC模块(6)和电机控制单元(1-4)分别与高速伺服电机(4)形成一一对应。
2. 根据权利要求1所述的控制装置，其特征在于，所述的多个电机控制 单元(1-4)分别与数据/控制总线(2)相连接。
3. 根据权利要求1所述的控制装置，其特征在于，所述的接口单元(l-3) 为RS232/485标准数据接口 。
4. 根据权利要求l所述的控制装置，其特征在于，所述的核心控制单元 (1-2)的CPU采用StratixII2S60芯片。
5. 根据权利要求1所述的控制装置，其特征在于，所述的驱动模块(3) 包括依次连接的光电隔离单元(3-1)、前置放大单元(3-2)和MOSFET功 率桥(3-3)，光电隔离单元(3-1)与数据/控制总线(2)相连接。
专利摘要本实用新型公开的一种基于FPGA的多通道高速伺服电机控制装置，包括数据/控制总线，数据/控制总线分别与FPGA控制模块、至少两个并行设置的驱动模块、至少两个独立设置的光电码盘和多个独立设置的ADC模块相连接，FPGA控制模块包括核心控制单元，核心控制单元分别与数码显示单元、接口单元、存储单元和至少两个并行设置的电机控制单元相连接，驱动模块、光电码盘、ADC模块和电机控制单元分别与高速伺服电机形成一一对应。本实用新型控制装置，根据高速伺服电机的工作特点，可同时对多个高速伺服电机进行控制，具有较高的可靠性和良好的控制实时性，操作灵活，能满足机床、纺织、火炮等复杂环境现场的相关技术要求。
文档编号H02P5/00GK201303304SQ200820222559
公开日2009年9月2日 申请日期2008年11月21日 优先权日2008年11月21日
发明者王正茂, 春 田, 苗保刚 申请人:西安飞鹰科技有限责任公司