专利名称：集成电路的过度电性应力保护电路的制作方法
技术领域：
本发明涉及一种用于集成电路的保护电路，特别是涉及一种集成电路的过度电性 应力(EOS)保护电路。
背景技术：
半导体集成电路通常设计成须在特定电压或电压范围内运作。当输入电压超过特 定电压或电压范围时，集成电路就会失效，甚至损坏。这类异常或有害的输入电压一般称为 过度电性应力(electrical overstress, EOS) 0鉴于过度电性应力，例如电性突波(spike)，在一般的电路应用上是不可避免的， 因此亟需提出一种用于集成电路的保护电路，以避免集成电路的失常或损坏。由此可见，上述现有的集成电路的过度电性应力保护电路在结构与使用上，显然 仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费 尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有 适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新 型的集成电路的过度电性应力保护电路，实属当前重要研发课题之一，亦成为当前业界极 需改进的目标。
发明内容
本发明的目的在于，提出一种用于集成电路的过度电性应力保护电路，以避免集 成电路的失常或损坏。本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出 的一种集成电路的过度电性应力保护电路，其包含多个串联电阻，其电性连接于一输入端 及一输出端之间；一模式控制开关，其电性连接于该输出端及一接地端之间；以及一偏压 电路，其电性连接于该输入端，用以产生一模式控制信号以控制该模式控制开关；其中，该 偏压电路所产生的该模式控制信号使得该模式控制开关在一正常模式下为开断，而在一过 度电性应力模式下为闭合。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的集成电路的过度电性应力保护电路，其中所述的串联电阻的数量是取决 于，在该过度电性应力模式下，能使跨于每一该电阻的压降低于一特定的操作电压。前述的集成电路的过度电性应力保护电路，其中每一该电阻为一电阻连接型态的 金氧半电晶体(MOS)。前述的集成电路的过度电性应力保护电路，其中所述的偏压电路包含一分压器， 用以将一输入电压分配于多个组成元件之间，其中该模式控制信号由该些组成元件之间的 一节点所提供。前述的集成电路的过度电性应力保护电路，其中所述的组成元件为一电阻元件。前述的集成电路的过度电性应力保护电路，其中所述的电组元件为一电阻连接型态的金氧半电晶体(MOS)。前述的集成电路 的过度电性应力保护电路，其更包含一第二模式控制开关，其一 端耦接于该偏压电路，而另一端提供该模式控制信号并与一电流源连接，其中，该第二模式 控制开关在该正常模式下为开断的，而在该过度电性应力模式下为闭合的。本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的 一种集成电路的过度电性应力保护电路，其包含多个串联的压控式电阻，其电性连接于一 输入端及一输出端之间；一模式控制开关，其电性连接于该输出端及一接地端之间；以及 一偏压电路，连接于该输入端，用以产生一模式控制信号以控制该模式控制开关，并产生至 少一控制信号来控制至少一该压控式电阻；其中，该偏压电路所产生的该模式控制信号使 得该模式控制开关在一正常模式下为开断，而在一过度电性应力模式下为闭合，且所产生 的该控制信号使得该压控式电阻在该过度电性应力模式下的阻抗高于在该正常模式下的 阻抗。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的集成电路的过度电性应力保护电路，其中所述的串联的压控式电阻的数量 是取决于，在该过度电性应力模式下，能使跨于每一该压控式电阻的压降低于一特定的操 作电压。前述的集成电路的过度电性应力保护电路，其中所述的偏压电路包含一分压器， 用以将一输入电压分配于多个组成元件之间，其中该模式控制信号和该控制信号由该些组 成元件之间的相应节点所提供。前述的集成电路的过度电性应力保护电路，其中所述的组成元件是为一电阻元 件。前述的集成电路的过度电性应力保护电路，其中所述的电组元件为一电阻连接型 态的金氧半电晶体(MOS)。前述的集成电路的过度电性应力保护电路，其更包含一额外模式控制开关，其一 端耦接于该偏压电路的内部一节点，而另一端提供该模式控制信号并与一电流源连接，其 中，该额外模式控制开关在该正常模式下为开断的，而在该过度电性应力模式下为闭合的。本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明 集成电路的过度电性应力保护电路至少具有下列优点及有益效果本发明的集成电路的过 度电性应力保护电路，可避免集成电路的失常或损坏。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段， 而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够 更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
图IA显示本发明第一实施例的集成电路的过度电性应力保护电路。图IB显示类似于图IA所示实施例的集成电路的过度电性应力保护电路。图2A和图2B分别显示在正常模式和过度电性应力模式下，图IB的实施电路图及 其相关参数。图3A显示本发明第二实施例的集成电路的过度电性应力保护电路。图3B显示类似于图3A所示实施例的集成电路的过度电性应力保护电路。
10:集成电路 12:偏压电路Ra、Rb、Rc、Rl、R2、R3 电阻Sm 模式控制开关Sm2 第二模式控制开关Sm3 第三模式控制开关Vin:输入端/输入电压Vout 输出端/输出电压Vm:模式控制信号I:电流源VRa、VRb、VRc 压控式电阻Vcl、Vc2、Vc3 控制信号
具体实施例方式为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合 附图及较佳实施例，对依据本发明提出的集成电路的过度电性应力保护电路其具体实施方 式、结构、特征及其功效，详细说明如后。有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实 施例的详细说明中将可清楚呈现。通过具体实施方式
的说明，当可对本发明为达成预定目 的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图式仅是提供参考与说 明之用，并非用来对本发明加以限制。图IA显示本发明第一实施例的集成电路10的过度电性应力(EOS)保护电路。虽 然本实施例以3. 3伏特的集成电路作为例示，然而本发明亦可适用于其他不同操作电压的 集成电路。为了避免集成电路(IC) 10遭受损坏，一般会在集成电路10之前使用过度电性应 力保护电路予以保护。在本实施例中，过度电性应力保护电路主要包含多个串联的电阻 Ra-Rc、一偏压电路(bias circuit) 12 以及一模式控制开关(mode-control switch) Sm。具 体来说，串联的电阻Ra-Rc电性连接于过度电性应力保护电路的输入端Vin及输出端Vout 之间。偏压电路12电性耦接于输入端Vin，用以产生一模式控制信号Vm以控制模式控制开 关Sm。而模式控制开关Sm则电性连接于输出端Vout及接地端(或Vss)之间。在一实施 例中，偏压电路12包含一分压器，其将输入电压Vin分配于多个组成元件之间，如图IA所 示的串联电阻R1-R3。例如，模式控制信号Vm可由电阻R2和电阻R3之间的节点所提供。在正常模式下，例如当过度电性应力保护电路的输入电压Vin大约为1.8伏特时， 偏压电路12因而产生一相应的低位准模式控制信号Vm来开断(open)模式控制开关Sm。 在一具体实施例中，低位准模式控制信号Vm于正常模式下约为0. 6伏特。由于集成电路10 的高输入阻抗，因而可忽略跨于电阻Ra-Rc的压降。另一方面，在过度电性应力(EOS)模式下，当过度电性应力保护电路的输入电压 Vin大约为10伏特时，偏压电路12会产生一相应的高位准模式控制信号Vm来闭合(close) 模式控制开关Sm。在一具体实施例中，高位准模式控制信号Vm于EOS模式下约为3. 3伏特。 因此，输出电压会被拉至低位准。在此同时，绝大部份的过度电性应力(EOS)电压会被分配 于串联的电阻Ra-Rc之间，使得跨于每一电阻Ra、Rb、Rc的压降低于3. 3伏特，以确保任一 电阻Ra、Rb、Rc不会失常或损坏。一般而言，串联电阻的数量是取决于，在EOS模式下，能使 跨于每一电阻的压降低于一特定的操作电压(例如本例子中的3.3伏特)，以确保每一电阻 免于失常或损坏。而所述的电阻可为电阻连接型态的金氧半电晶体(M0S transistor).图IB显示类似于图IA所示实施例的集成电路10的过度电性应力(EOS)保护电路。本实施例在架构和操作上都与前一实施例(图1A)相似，较大的差异在于本实施例的 偏压电路12更包含一第二模式控制开关Sm2。第二模式控制开关Sm2的一端耦接于电阻 R2，R3之间，而另一端则提供模式控制信号Vm并与一微弱电流源I连接。具体来说，在正 常模式下，第二模式控制开关Sm2是开断的，且模式控制信号Vm会经由电流源I而被拉至 低位准，以确保模式控制开关Sm被开断。换句话说，第二模式控制开关Sm2用以防止模式 控制开关Sm在正常模式下被错误地闭合。图2A、图2B分别显示图IB在正常模式下以及在过度电性应力(EOS)模式下的实 施电路及相关参数。具体来说，每一个串联的电阻R1-R3为电阻连接型态的P型金氧半电晶 体(PMOS)。例如，将闸极和汲极短路以形成电阻连接型态的金氧半电晶体。模式控制开关 Sm可为N型金氧半电晶体(NMOS)，第二模式控制开关Sm2可为P型金氧半电晶体(PMOS)， 而电流源I是由电阻所组成。如图2A所示，在正常模式下，第二模式控制开关Sm2是开断(OFF)的，使得模式控 制开关Sm的闸极被拉至低位准，因而开断了模式控制开关Sm。如图2B所示，在过度电性应 力(EOS)模式下，第二模式控制开关Sm 2是闭合(ON)的，使得模式控制开关Sm的闸极接收 一高电压(例如3. 1伏特)，因而闭合了模式控制开关Sm。图3A显示本发明第二实施例的集成电路10的过度电性应力(EOS)保护电路。本 实施例在结构和操作上都与第一实施例(图1A)相似，较大的差异在于本实施例的串联电 阻Ra-Rc是由串联的压控式电阻(vo 1 tage-contro 11 ed resi stor) VRa-VRc所取代，使得阻 值在正常模式下变低，而在过度电性应力(EOS)模式下变高。压控式电阻VRa-VRc的阻值可 分别藉由偏压电路12所提供的控制信号Vcl-Vc3来控制。在一实施例中，压控式电阻VRa 是由电阻R1、R2之间节点提供的控制信号Vcl所控制；压控式电阻VRb是由电阻R2、R3之 间节点提供的控制信号Vc2所控制；而压控式电阻VRc是由电阻R3和接地端之间节点提供 的控制信号Vc3所控制。值得注意的是，本实施例中的控制信号Vc2同于模式控制信号Vm。图3B显示类似于图3A所示实施例的集成电路10的过度电性应力(EOS)保护电 路。本实施例在架构和操作上都与前一实施例(图3A)相似，较大的差异在于本实施例的 偏压电路12更包含一第二模式控制开关Sm2以及一微弱电流源I，其类似于图IB所示。此 夕卜，偏压电路12还包含一第三模式控制开关(亦称为一额外模式控制开关)Sm3，其一端耦 接于偏压电路12内部的一节点(例如电阻R1、R2之间的节点)，而另一端与微弱电流源I 连接。在操作上，第二模式控制开关Sm2在正常模式下是开断的，使得控制信号Vc2经由 电流源I被拉至低位准，且降低了压控式电阻VRb的阻抗。而在过度电性应力模式下，第 二模式控制开关Sm2是闭合的，使得控制信号Vc2被拉至高位准，且增加了压控式电阻VRb 的阻抗。同样地，第三模式控制开关Sm3在正常模式下是开断的，使得控制信号Vcl经由电 流源I被拉至低位准，且降低了压控式电阻VRa的阻抗。而在过度电性应力模式下，第三模 式控制开关Sm3是闭合的，使得控制信号Vcl被拉至高位准，且增加了压控式电阻VRa的阻 抗。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽 然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人 员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例， 但凡是未脱离本发明技术方案的内容，依据本发明的技术实质 对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种集成电路的过度电性应力保护电路，其特征在于其包含多个串联电阻，其电性连接于一输入端及一输出端之间；一模式控制开关，其电性连接于该输出端及一接地端之间；以及一偏压电路，其电性连接于该输入端，用以产生一模式控制信号以控制该模式控制开关；其中，该偏压电路所产生的该模式控制信号使得该模式控制开关在一正常模式下为开 断，而在一过度电性应力模式下为闭合。
2.根据权利要求1所述的集成电路的过度电性应力保护电路，其特征在于其中所述的 串联电阻的数量是取决于，在该过度电性应力模式下，能使跨于每一该电阻的压降低于一 特定的操作电压。
3.根据权利要求1所述的集成电路的过度电性应力保护电路，其特征在于其中每一该 电阻为一电阻连接型态的金氧半电晶体。
4.根据权利要求1所述的集成电路的过度电性应力保护电路，其特征在于其中所述的 偏压电路包含一分压器，用以将一输入电压分配于多个组成元件之间，其中该模式控制信 号由该些组成元件之间的一节点所提供。
5.根据权利要求4所述的集成电路的过度电性应力保护电路，其特征在于其中所述的 组成元件为一电阻元件。
6.根据权利要求5所述的集成电路的过度电性应力保护电路，其特征在于其中所述的 电组元件为一电阻连接型态的金氧半电晶体。
7.根据权利要求1所述的集成电路的过度电性应力保护电路，其特征在于其更包含一 第二模式控制开关，其一端耦接于该偏压电路，而另一端提供该模式控制信号并与一电流 源连接，其中，该第二模式控制开关在该正常模式下为开断的，而在该过度电性应力模式下 为闭合的。
8.一种集成电路的过度电性应力保护电路，其特征在于其包含多个串联的压控式电阻，其电性连接于一输入端及一输出端之间；一模式控制开关，其电性连接于该输出端及一接地端之间；以及一偏压电路，连接于该输入端，用以产生一模式控制信号以控制该模式控制开关，并产 生至少一控制信号来控制至少一该压控式电阻；其中，该偏压电路所产生的该模式控制信号使得该模式控制开关在一正常模式下为开 断，而在一过度电性应力模式下为闭合，且所产生的该控制信号使得该压控式电阻在该过 度电性应力模式下的阻抗高于在该正常模式下的阻抗。
9.根据权利要求8所述的集成电路的过度电性应力保护电路，其特征在于其中所述的 串联的压控式电阻的数量是取决于，在该过度电性应力模式下，能使跨于每一该压控式电 阻的压降低于一特定的操作电压。
10.根据权利要求8所述的集成电路的过度电性应力保护电路，其特征在于其中所述 的偏压电路包含一分压器，用以将一输入电压分配于多个组成元件之间，其中该模式控制 信号和该控制信号由该些组成元件之间的相应节点所提供。
11.根据权利要求10所述的集成电路的过度电性应力保护电路，其特征在于其中所述 的组成元件为一电阻元件。
12.根据权利要求11所述的集成电路的过度电性应力保护电路，其特征在于其中所述 的电组元件为一电阻连接型态的金氧半电晶体。
13.根据权利要求8所述的集成电路的过度电性应力保护电路，其特征在于其更包含 一额外模式控制开关，其一端耦接于该偏压电路的内部一节点，而另一端提供该模式控制 信号并与一电流源连接，其中，该额外模式控制开关在该正常模式下为开断的，而在该过度 电性应力模式下为闭合的。
全文摘要
本发明是有关于一种用于集成电路的过度电性应力保护电路，其包含多个串联电阻、一模式控制开关以及一偏压电路。串联电阻电性连接于输入端及输出端之间，且模式控制开关电性连接于输出端及接地端之间。偏压电路连接于输入端，用以产生一模式控制信号以控制模式控制开关。其中，偏压电路所产生的模式控制信号使得模式控制开关在正常模式下为开断，而在过度电性应力模式下为闭合。
文档编号H02H9/04GK102044866SQ20101018915
公开日2011年5月4日 申请日期2010年5月26日 优先权日2009年10月16日
发明者张铁谚, 林宏穗, 黄崇铭 申请人:奇景光电股份有限公司