专利名称：栅极驱动电路和功率变换装置的制作方法
技术领域：
本发明涉及栅极驱动电路和采用该栅极驱动电路的功率变换装置。
背景技术：
通常，已知一种包括P型场效应晶体管和N型场效应晶体管的栅极驱动电路。日本专利特开No.2006-340088公开了一种信号驱动电路(栅极驱动电路)，该信号驱动电路包括PMOS晶体管(P型场效应晶体管)和NMOS晶体管(N型场效应晶体管)，NMOS晶体管的漏极连接到PMOS晶体管的漏极。在该信号驱动电路中，PMOS晶体管的栅极和NMOS晶体管的栅极彼此连接，并且被施加以相同的电压。PMOS晶体管的源极连接到电源电位，NMOS晶体管的源极连接到地电位。然而，在上述日本专利特开No. 2006-340088中公开的信号驱动电路中，用于相同的电压被施加于PMOS晶体管的栅极和NMOS晶体管的栅极，因而存在着PMOS晶体管和NMOS晶体管同时处于导通状态的时段。因此，短路电流从电源电位经过PMOS晶体管和NMOS晶体管流到地电位，以至于增加功率消耗并且阻碍切换速度加速。
发明内容
为了解决上述问题而提出本发明，本发明的目的是提供一种能够抑制由于在P型场效应晶体管和N型场效应晶体管同时处于导通状态的时段中产生的短路电流而引起的功率消耗增加并且允许功率元件进行高速切换的栅极驱动电路及采用该栅极驱动电路的功率变换器。为了完成上述目的，根据本发明的第一个方面的栅极驱动电路是一种驱动开关元件的栅极的栅极驱动电路，该栅极驱动电路包括P型场效应晶体管#型场效应晶体管，其与所述P型场效应晶体管串联连接；以及二极管，其连接到至少所述P型场效应晶体管的栅极或所述N型场效应晶体管的栅极，并且连接到电源。所述二极管形成为使施加到至少所述P型场效应晶体管的所述栅极或所述N型场效应晶体管的所述栅极的电压移动到至少所述P型场效应晶体管的所述栅极或所述N型场效应晶体管的所述栅极的阈值电压侧。阈值电压表示场效应晶体管(FET)运载漏极电流所需要的栅极电压。P型场效应晶体管的阈值电压是来自正电源电压的栅极电压，并且N型场效应晶体管的阈值电压是从基准电源(OV)侧电源电压测得的栅极电压。在根据第一个方面的栅极驱动电路中，如上所述，二极管使施加到至少P型场效应晶体管的栅极或N型场效应晶体管的栅极的电压移动到至少P型场效应晶体管的栅极或N型场效应晶体管的栅极的阈值电压侧，藉此减小施加到至少P型场效应晶体管的栅极或N型场效应晶体管的栅极的电压与至少P型场效应晶体管的栅极或N型场效应晶体管的栅极的阈值电压之间的差。因而，可以缩短从施加到栅极的电压开始升高(或者开始降低)时的时间起到至少P型场效应晶体管或N型场效应晶体管从导通状态切换为截止状态(或从截止状态切换到导通状态)时的时间为止的时段。因此，可以缩短P型场效应晶体管和N型场效应晶体管两者同时处于导通状态的时段，因而可以抑制由于短路电流而引起的功率消耗，同时允许功率元件执行高速切换。根据本发明的第二个方面的功率变换装置包括功率变换部，其包括多个开关元件；以及栅极驱动电路，其驱动所述多个开关元件的栅极。所述栅极驱动电路包括P型场效应晶体管#型场效应晶体管，其与所述P型场效应晶体管相连接；以及二极管，其连接到至少所述P型场效应晶体管的栅极或所述N型场效应晶体管的栅极，并且连接到电源。所述二极管形成为使施加到至少所述P型场效应晶体管的所述栅极或所述N型场效应晶体管的所述栅极的电压移动到至少所述P型场效应晶体管的所述栅极或所述N型场效应晶体管的所述栅极的阈值电压侧。在根据第二个方面的栅极驱动电路中，如上 所述，二极管使施加到至少P型场效应晶体管的栅极或N型场效应晶体管的栅极的电压移动到至少P型场效应晶体管的栅极或N型场效应晶体管的栅极的阈值电压侧，藉此减小施加到至少P型场效应晶体管的栅极或N型场效应晶体管的栅极的电压与至少P型场效应晶体管的栅极或N型场效应晶体管的栅极的阈值电压之间的差。因而，可以缩短从施加到栅极的电压开始升高(或者开始降低)时的时间起到至少P型场效应晶体管或N型场效应晶体管从导通状态切换到截止状态(或者从截止状态切换到导通状态)时的时间为止的时段。因此，可以缩短P型场效应晶体管和N型场效应晶体管两者同时处于导通状态的时段，因而可以提供能够抑制由于短路电流而引起的功率消耗增加的功率变换装置。当结合附图时，根据本发明的以下详细描述的本发明的上述和其它目的、特征、方面和优点将变得更加明显。
图I是根据本发明的第一实施方式功率变换装置(电动机控制装置)的框图；图2是根据本发明的第一实施方式功率变换装置(电动机控制装置)的栅极驱动电路的电路图；图3是例示根据本发明的第一实施方式功率变换装置(电动机控制装置)的栅极驱动电路的操作的电压波形图；图4是根据比较例的栅极驱动电路的电路图；图5是根据本发明的第二实施方式功率变换装置(电动机控制装置)的栅极驱动电路的电路图；图6是例示根据本发明的第二实施方式功率变换装置(电动机控制装置)的栅极驱动电路的操作的电压波形图；图7是示出通过仿真而获得的比较例、第一实施方式和第二实施方式的同时导通时段、功率消耗和电路常数的图；图8是根据本发明的第二实施方式的第一变型例的栅极驱动电路的电路图；图9是根据本发明的第二实施方式的第二变型例的栅极驱动电路的电路图，其中R4 >> R6 ;以及图10是用二极管替代本发明中的齐纳二极管的示例。
具体实施例方式
下面参照附图描述本发明的实施方式。第一实施方式首先，参照图I来描述作为根据本发明的第一实施方式的功率变换装置的示例的电动机控制装置100的结构。该功率变换器包括根据本发明的栅极驱动电路，诸如高频电源装置或者电动机驱动装置等。如图I所示，根据第一实施方式的电动机控制装置100包括变换器部I、逆变器部
2、栅极驱动电路部3、控制电源4、控制部5和输入/输出端口(1/0)6。变换器部I是将交流电压变换为直流电压的功率整流器的示例，并且逆变器部2是本发明中的“功率变换部”的示例。·三相交流电源从R端子、S端子和T端子输入到变换器部I。变换器部I包括三相全波整流二极管电桥和平流电容器，平流电容器使三相全波整流二极管电桥的直流输出侧的电压平滑。三相交流电源连接到变换器部I的输入侧，并且变换器部I的输出侧连接到逆变器部2的输入侧。逆变器部2的输出通过U端子、V端子和W端子连接到作为负载的电动机(M) 200。控制电源部4与R端子和S端子相连接，并且单相交流电源输入到控制电源4。控制电源4连接到控制部5和栅极驱动电路部3，并且向它们供电。控制部5与输入/输出端口(I/O) 6相连接，并且命令从外部通过输入/输出端口(1/0)6输入到控制部5。控制部5向栅极驱动电路部3输出PWM栅极驱动信号。变换器部I设置有由平流电容器8和六个二极管7构成的全波整流器电路。变换器部I具有将交流电转换为直流电的功能。逆变器部2设置有六个开关元件9。每个开关元件9都由IGBT (绝缘栅双极晶体管)和续流二极管(free wheel diode)构成。栅极驱动电路部3设置有栅极驱动电路11 (参见图2)，栅极驱动电路11连接到六个开关元件9的相应栅极。图2是各个栅极驱动电路的电路图。各个栅极驱动电路11都由PchFET 12,NchFET 13、电阻器R2、R3、R4和R5以及两个齐纳二极管14和15构成。PchFET12是本发明中的“P型场效应晶体管的”的示例。NchFET 13是本发明中的“N型场效应晶体管的”的示例。齐纳二极管14是本发明的“二极管”和“第一二极管”的示例。齐纳二极管15是本发明的“二极管”和“第二二极管”的示例。PchFET 12的源极⑶连接到电源电位(VCC)，并且PchFET 12的漏极(D)通过电阻器R2和R3连接到NchFET 13的漏极⑶。NchFET 13的源极⑶通过电阻器R5连接到地电位(OV)。电阻器R2和R3的公共连接点连接到逆变器部2的每一个开关元件9的栅极(G)。PchFET 12的栅极(G)通过电阻器R4连接到电源电位(VCC)。根据第一实施方式，齐纳二极管14用于通过升高施加到PchFET 12的栅极(G)的电压而使所述电压移动到PchFET 12的栅极(G)的阈值电压侧，齐纳二极管14设置在被输入驱动信号的输入侧(电阻器Rl)与PchFET 12的栅极(G)之间。具体地，齐纳二极管14的阳极连接到电阻器R1。齐纳二极管14的阴极连接到PchFET12的栅极(G)并且通过电阻器R4连接到电源电位(VCC)。齐纳二极管14被选择为使得齐纳电压低于通过从电源电位(VCC)减去PchFET 12的栅极(G)的阈值电压而获得的电压。NchFET 13的漏极⑶通过电阻器R2和电阻器R3连接到PchFET 12的漏极⑶。NchFET 13的源极(S)连接到地电位(OV)。根据第一实施方式，齐纳二极管15用于通过降低施加到NchFET 13的栅极(G)的电压而使所述电压移动到NchFET 13的栅极(G)的阈值电压侧，齐纳二极管15设置在被输入驱动信号的输入侧(电阻器Rl)和NchFET 13的栅极(G)之间。具体地，齐纳二极管15的阴极连接到电阻器R1。齐纳二极管15的阳极连接到NchFET 13的栅极(G)，并且通过电阻器R5连接到地电位(OV)。齐纳二极管15被选择为使得通过从电源电位(VCC)减去齐纳电压而获得的电压高于NchFET 13的阈值电压。电阻器Rl、R4和R5的电阻值被选择为使得Rl的电阻值大大小于R4和R5的电阻值。为了抑制PchFET 12和NchFET 13同时导通，通过将PchFET 12的阈值电压和NchFET 13的阈值电压相加而获得的值优选地不低于电源电位(VCC)。换句话说，优选地满足下式(I)。(PchFET 12的阈值电压)+(NchFET 13的阈值电压)彡电源电位(VCC) …(I)然而，与电源电位(VCC)相比，PchFET 12的栅极(G)的阈值电压和NchFET13的栅极(G)的阈值电压相对小，因而很难满足上式(I)的状态(特别是等式成立的状态)。因此，如上所述地选择齐纳二极管14和齐纳二极管15，使得这样选择PchFET 12,NchFET 13、齐纳二极管14和齐纳二极管15满足下式(2)。换句话说，将PchFET 12、NchFET 13、齐纳二极管14和齐纳二极管15选择为使得通过将PchFET12的阈值电压、齐纳二极管14的阈值电压和齐纳二极管15的阈值电压以及NchFET13的阈值电压相加而获得的值不低于电源电位(VCC)。(PchFET 12的阈值电压)+ (齐纳二极管14的齐纳电压)+ (齐纳二极管15的齐纳电压)+(NchFET 13的阈值电压)彡电源电位(VCC)…⑵接下来，参照图2到图4，与图4中示出的未采用齐纳二极管的比较例相比较地描述根据本发明的第一实施方式的电动机控制装置100的栅极驱动电路11的操作。首先，参照图4描述根据比较例的111的结构。与根据上述第一实施方式的电动机控制装置100的栅极驱动电路11不同，如图4所示，在根据比较例的栅极驱动电路111中，去除了图2中示出的第一实施方式的齐纳二极管14和齐纳二极管15，图2中示出的第一实施方式的PchFET 12的栅极(G)和NchFET 13的栅极(G)连接到被输入驱动信号的电阻器Rl的一端，去除了图2中示出的第一实施方式的连接在PchFET 12的栅极(G)和电源电位(VCC)之间的电阻器R4，并且去除了图2中示出的第一实施方式的连接在NchFET13的栅极(G)和地电位(OV)之间的电阻器R5。PchFET 12和PchFET 112 (NchFET 13和NchFET 113)的属性(如阈值电压)彼此相同。假定PchFET 12和PchFET 112的阈值电压高于NchFET 13和NchFET 113的阈值电压。时段A如图3所示，在时段A中，通过电阻器Rl输入了低电平(OV)驱动信号。根据第一实施方式，齐纳二极管14设置在电阻器Rl与PchFET 12的栅极(G)之间，并且PchFET 12的栅极(G)通过电阻器R4连接到电源电位(VCC)，使得施加到PchFET 12的栅极(G)的电压比OV高出了齐纳二极管14的齐纳电压。另一方面，在比较例中，施加到PchFET 112的栅极(G)的电压(图3中的虚线)是低电平(OV)。
在时段A中，由于上述的针对齐纳二极管14的选择，施加到根据第一实施方式的PchFET 12的栅极(G)的电压(比OV高出了齐纳二极管14的齐纳电压的电压)低于通过从电源电位(VCC)减去PchFET 12 (PchFET 112)的栅极(G)的阈值电压而获得的值。施加到根据比较例的PchFET 112的栅极(G)的电压是0V，并且该电压低于通过从电源电位(VCC)减去PchFET 12 (PchFET 112)的栅极(G)的阈值电压而获得的值。因此，根据第一实施方式的PchFET 12和根据比较例的PchFET112导通。因而，电源电位(VCC)被施加到逆变器部2的各个开关元件9的栅极(参见图I)，使得开关元件9导通。地电位(OV)的电压通过电阻器R5施加到根据第一 实施方式的NchFET 13的栅极(G)。另一个方面，低电平(OV)电压通过电阻器Rl施加到根据比较例的NchFET113的栅极(G)。因此，施加到NchFET 113的栅极(G)的电压低于NchFET 13 (NchFETl 13)的阈值电压，因而根据第一实施方式的NchFET 13和根据比较例的NchFET 113截止。时段B在时段B中，通过电阻器Rl输入的驱动信号从低电平(OV)改变为高电平(VCC)。因而，PchFET的栅极和源极之间的杂散电容通过电阻器Rl逐渐放电，因此施加到根据第一实施方式的PchFET 12的栅极(G)的电压和根据比较例的PchFETl 12的栅极(G)的电压逐渐升高。因此，当施加到栅极(G)的电压都变为等于通过从电源电位(VCC)减去阈值电压而获得的值时，根据第一实施方式的PchFET 12和根据比较例的PchFET 112截止。在时段A中，比OV高出了齐纳二极管14的齐纳电压的电压被施加到根据第一实施方式的PchFET12，因而施加到根据第一实施方式的PchFET 12的栅极(G)的电压比施加到根据比较例的PchFET 112的栅极(G)的电压更快速地达到阈值电压。因此，根据第一实施方式的PchFET12比根据比较例的PchFET 112更快速地截止。接着，当施加到根据第一实施方式的PchFET12的栅极(G)的电压变为等于VCC时，VCC的电压通过电阻器R4施加到PchFET 12的栅极(G)。另一方面，高电平(VCC)电压通过电阻器Rl施加到根据比较例的PchFET112的栅极(G)。此外，NchFET的栅极和源极之间的杂散电容通过电阻器Rl逐渐充电，因此施加到根据第一实施方式的NchFET 13的栅极(G)的电压和根据比较例的NchFET 113的栅极(G)的电压逐渐升高。当施加到根据第一实施方式的NchFET 13的栅极(G)的电压和施加到根据比较例的NchFET 113的栅极(G)的电压都变得等于阈值电压时，根据第一实施方式的NchFET 13和根据比较例的NchFET 113导通。因而，地电位(OV)被施加到逆变器部2的开关元件9的栅极(参见图I),使得开关元件9截止。接着，施加到根据第一实施方式的NchFET 13的栅极(G)的电压和施加到根据比较例的NchFET 113的栅极(G)的电压都变得高于阈值电压。齐纳二极管15设置在电阻器Rl和NchFET 13的栅极(G)之间，并且NchFET 13的栅极(G)通过电阻器R5连接到地电位(OV)，使得比电源电位(VCC)低出了齐纳二极管15的齐纳电压的电压被施加到根据第一实施方式的NchFET 13的栅极(G)。另一方面，电源电位(VCC)通过电阻器Rl施加到根据比较例的NchFET 113的栅极(G)。在第一实施方式中，在从NchFET 13导通时的时间起到PchFET 12截止时的时间为止的时段内，PchFET 12和NchFET 13两者都处于导通状态。类似地，同样在比较例中，在从NchFET 113导通时的时间起到PchFET 112截止时的时间为止的时段内，PchFET 112和NchFET 113两者都处于导通状态。如上所述，根据第一实施方式的PchFET 12比根据比较例的PchFET 112更快速地截止，因而根据第一实施方式的PchFET 12和NchFET 13两者都处于导通状态的时段(同时导通时段)比根据比较例的PchFET 112和NchFET 113两者都处于导通状态的时段短。时段C在时段C中，在时段B之后，通过电阻器R4输入高电平(VCC)驱动信号。因而，VCC的电压施加到根据第一实施方式的PchFET 12的栅极(G)，并且VCC的电压施加到根据比较例的PchFET 112的栅极(G)。因此，根据第一实施方式的PchFET 12和根据比较例的PchFET 112保持截止状态。
比VCC低出了齐纳二极管15的齐纳电压的电压被施加到根据第一实施方式的NchFET 13的栅极(G)，并且VCC的电压通过电阻器Rl施加到根据比较例的NchFETl 13的栅极(G)。因此，根据第一实施方式的NchFET 13和根据比较例的NchFET 113保持截止状态。因此，地电位(OV)被施加到逆变器部2的开关元件9的栅极(参见图I)，使得开关元件9保持截止状态。时段D在时段D中，通过电阻器Rl输入的驱动信号从高电平(VCC)改变为低电平(OV)。因而，根据第一实施方式的PchFET 12的栅极(G)和源极(S)之间的杂散电容和根据比较例的PchFET 112的栅极(G)和源极(S)之间的杂散电容都通过电阻器Rl逐渐充电。因此，施加到根据第一实施方式的PchFET 12的栅极(G)和根据比较例的PchFET 112的栅极(G)的电压都逐渐地但不迅速地降低。当施加到根据第一实施方式的PchFET 12的栅极(G)和根据比较例的PchFET 112的栅极(G)的电压变得低于通过从电源电位(VCC)减去阈值电压而获得的电压时，PchFET 12和PchFET 112从截止状态改变为导通状态。之后，比OV高出了齐纳二极管14的齐纳电压的电压被施加到根据第一实施方式的PchFET 12的栅极(G)，并且OV的电压被施加到根据比较例的PchFET 112的栅极(G)。此外，根据第一实施方式的NchFET 13的栅极(G)和源极(S)之间的杂散电容逐渐放电，因而施加到NchFET 13的栅极(G)的电压从比电源电位(VCC)低出了齐纳二极管15的齐纳电压的电压开始逐渐降低。当施加到NchFET 13的栅极(G)的电压变得低于阈值电压时，NchFET 13从导通状态改变为截止状态。另一个方面，施加到根据比较例的NchFET113的栅极(G)的电压从电源电位(VCC)开始逐渐降低。当施加到NchFET 113的栅极(G)的电压变得低于阈值电压时，NchFET 113从导通状态改变为截止状态。接着，当施加到根据第一实施方式的NchFET 13的栅极(G)的电压变为零时，地电位OV通过电阻器R5施加到NchFET 13的栅极(G)。此外，低电平(OV)电压通过电阻器Rl被施加到根据比较例的NchFET 113的栅极(G)。在时段C中，比VCC低出了齐纳二极管15的齐纳电压的电压被施加到根据第一实施方式的NchFET 13，因而施加到根据第一实施方式的NchFET 13的栅极(G)的电压比施加到根据比较例的NchFET 113的栅极(G)的电压更快速地达到阈值电压。因此，根据第一实施方式的NchFET 13比根据比较例的NchFET 113更快速地截止。在第一实施方式中，在从PchFET 12导通时的时间起到NchFET 13截止时的时间为止的时段内，PchFET 12和NchFET 13两者都处于导通状态。类似地，同样在比较例中，在从PchFET 112导通时的时间起到NchFET 113截止时的时间为止的时段内，PchFET 112和NchFET 113两者都处于导通状态。如上所述，根据第一实施方式的NchFET 13比根据比较例的NchFET 113更快速地截止，因而根据第一实施方式的PchFET 12和NchFET 13两者都处于导通状态的时段(同时导通时段)比根据比较例的PchFET 112和NchFET 113两者都处于导通状态的时段短。根据第一实施方式，如上所述，齐纳二极管14和齐纳二极管15使施加到PchFET12的栅极(G)的电压和施加到NchFET 13的栅极(G)的电压分别移动到PchFET 12的栅极(G)的阈值电压侧和NchFET 13的栅极(G)的阈值电压侧，藉此使施加到PchFET 12的栅极(G)和NchFET 13的栅极(G)的电压与PchFET 12的栅极(G)和NchFET 13的栅极(G)的阈值电压之间的差减小。因而，可以缩短在施加到栅极(G)的电压开始升高之后从PchFET12的导通状态到截止状态的切换时间，并且可以缩短在施加到栅极(G)的电压开始降低之后从NchFET 13的导通状态到截止状态的切换时间。因此，可以缩短PchFET 12和NchFET 13两者都处于导通状态的时段，因而可以抑制由于短路电流而引起的功率消耗，并且允许开关元件9执行高速切换。根据第一实施方式，如上所述，通过将PchFET 12的阈值电压、齐纳二极管14和齐纳二极管15的阈值电压、NchFET 13的阈值电压相加而获得的值不低于电源电位(VCC)。因而，可以使PchFET 12和NchFET 13同时处于导通状态的时段大致为零。第二实施方式首先，参照图5描述根据第二实施方式的电动机控制装置IOOa的栅极驱动电路11a。在第二实施方式中，在被输入驱动信号的输入侧和PchFET 12之间设置有电容器16,并且在被输入驱动信号的输入侧和NchFET 13之间设置有电容器17。电容器16和电容器17分别是本发明中的“第一电容器”和“第二电容器”的示例。如图5所示，在根据第二实施方式的电动机控制装置IOOa的栅极驱动电路Ila中，电容器16与齐纳二极管14并联地设置在被输入驱动信号的输入侧(电阻器Rl)和PchFET 12之间。电容器16具有当PchFET 12从导通状态转换为截止状态时提高施加到PchFET 12的栅极(G)的电压的升高速度的功能。电容器16的电极16a连接到电阻器R4、齐纳二极管14、PchFET 12的栅极(G)，并且电容器16的电极16b连接到电阻器Rl。根据第二实施方式，电容器17与齐纳二极管15并联设置在被输入驱动信号的输入侧和NchFET 13之间。电容器16具有当NchFET 13从导通状态转换为截止状态时提高施加到PchFET 12的栅极(G)的电压的提高速度的功能。电容器17的电极17a连接到电阻器Rl并且电容器17的电极17b连接到电阻器R5、齐纳二极管15、NchFET13的栅极(G)。根据第二实施方式的栅极驱动电路Ila的其余结构类似于根据第一实施方式的栅极驱动电路11的结构。接下来，参照图6，通过与图4所示的比较例进行比较的方式描述根据本发明的第二实施方式的电动机控制装置IOOa的栅极驱动电路Ila的操作。时段E如图6所示，在时段E中，通过电阻器Rl输入低电平(OV)驱动信号。根据第二实施方式，比OV高出了齐纳二极管14的齐纳电压的电压施加到PchFET 12的栅极(G)，这与上述第一实施方式相似。另一方面，在比较例中，施加到PchFET 112的栅极(G)的电压(图6中的虚线)是低电平(OV)。如上所述，齐纳二极管14的齐纳电压低于通过从电源电位(VCC)减去PchFET 12的栅极(G)的阈值电压而获得的值。因此，PchFET 12 (PchFET 112)导通。根据第二实施方式的电容器16利用齐纳二极管14的齐纳电压充电。此时，PchFET12的栅极和源极之间的杂散电容被电源电位(VCC)和齐纳二极管14的齐纳电压充电。OV的电压通过电阻器R5被施加到根据第二实施方式的NchFET 13的栅极(G)。类似地，低电平(OV)电压通过电阻器Rl被施加到根据比较例的NchFET 113的栅极(G)。因此，NchFET 13和NchFET 113截止。电容器17的电极17a和电极17b之间的电位差为0V。时段F在时段F中，通过电阻器Rl输入的驱动信号从低电平(OV)改变为高电平(VCC)。此时，PchFET的栅极和源极之间的杂散电容逐渐放电，因此施加到根据第二实施方式的PchFET 12的栅极(G)的电压和施加到根据比较例的PchFET 112的栅极(G)(参见图4)的电压逐渐升高。PchFET 12的栅极和源极之间的杂散电容通过经由电阻器Rl的放电路径和·经由电阻器R4的放电路径这两个放电路径放电。另一方面，PchFET 112的栅极和源极之间的杂散电容仅通过经由电阻器Rl的放电路径放电。因此，PchFET 12的栅极和源极之间的杂散电容比PchFET 112的栅极和源极之间的杂散电容更快速地放电，因而施加到PchFET12的栅极(G)的电压的提高速度(斜率)大于施加到根据比较例的PchFET 112的栅极(G)的电压的提高速度。当施加到栅极(G)的电压都变得大于通过从电源电位(VCC)减去栅极(G)的阈值电压而获得的电压(在下文称为截止电压)时，根据第二实施方式的PchFET 12和根据比较例的PchFET 112截止。在时段E中，当施加的电压的提高速度(斜率)提高时，比OV高出了齐纳二极管14的齐纳电压的电压被施加到根据第二实施方式的PchFET 12，因而施加到根据第二实施方式的PchFET 12的栅极(G)的电压比施加到根据比较例的PchFET112的栅极(G)的电压更快速地达到截止电压。因此，根据第二实施方式的PchFET 12比根据比较例的PchFET 112更快速地截止。接着，施加到根据第二实施方式的PchFET 12的栅极(G)的电压逐渐升高。通常，由于电容的大小，PchFET 12的栅极和源极之间的杂散电容中积累的电荷比电容器16中积累的电荷更快速地变为零，并且此时施加到PchFET 12的电压是电源电位(VCC)。接着，仅电容器16放电，但是PchFET 12的栅极和源极之间的杂散电容被以与放电时的极性相反的极性的放电电流充电。因而，施加到PchFET 12的栅极(G)的电压变得高于电源电位(VCC)。此时，电容器16的放电电流分流到电阻器R4及PchFET12的栅极和源极之间的杂散电容中。流入电阻器R4的电流与PchFET 12的栅极和源极之间的杂散电容的充电电压成正比地升高。另一方面，随着放电持续，电容器16的放电电流减小。因此，流入电阻器R4的电流和电容器16的放电电流在某个时间点变得彼此相同。此时，PchFET 12的栅极和源极之间的杂散电容的充电电流是零，而施加到PchFET 12的栅极(G)的电压的值是峰值。之后，电容器16及PchFET 12的栅极和源极之间的杂散电容两者的放电电流都流入电阻器R4，并且施加到PchFET12的栅极(G)的电压逐渐降低。当电容器16以及PchFET 12的栅极和源极之间的杂散电容两者都被完全放电时，施加到PchFET 12的栅极(G)的电压变为电源电位(VCC)。另一方面，施加到根据比较例的PchFET 112的栅极(G)的电压逐渐升高以变为电源电位(VCC)。与施加到PchFET 12的栅极(G)的电压相似，施加到根据第二实施方式的NchFET13的栅极(G)和根据比较例的NchFET 113的栅极(G)的电压逐渐升高。当施加到根据第二实施方式的NchFET 13的栅极(G)的电压和施加到根据比较例的NchFETl 13的栅极(G)的电压都变得等于它们的阈值电压时，根据第二实施方式的NchFET13和根据比较例的 NchFET 113 导通。地电位(OV)被施加到逆变器部2的开关元件9的栅极(参见图I)，使得开关元件9截止。接着，施加到NchFET 13的栅极(G)的电压逐渐升高以变为比电源电位(VCC)低出了齐纳二极管15的齐纳电压的电压。 施加到根据比较例的NchFET 113的栅极(G)的电压变为电源电位(VCC)。如上所述，根据第二实施方式的PchFET 12比根据比较例的PchFET 112更快速地截止，因而根据第二实施方式的PchFET 12和NchFET 13两者都处于导通状态的时段(同时导通时段)比根据比较例的PchFET 112和NchFET 113两者都处于导通状态的时段短。时段G在时段G中，在时段F之后，通过电阻器Rl输入高电平(VC)驱动信号。因而，根据第二实施方式的PchFET 12和根据比较例的PchFET 112保持截止状态。根据第二实施方式的NchFET 13和根据比较例的PchFET 112保持导通状态。时段H在时段H中，通过电阻器Rl输入的驱动信号从高电平(VCC)改变为低电平(OV)。因而，施加到根据第二实施方式的PchFET 12的栅极(G)的电压和施加到根据比较例的PchFET 112的栅极(G)的电压都逐渐降低。当施加到根据第二实施方式的PchFET 12的栅极(G)的电压和施加到根据比较例的PchFET 112的栅极(G)的电压都变得等于通过从电源电压(VCC)减去栅极(G)的阈值电压而获得的电压(在下文称为导通电压)时，根据第二实施方式的PchFET 12和根据比较例的PchFET 112导通。接着，比OV高出了齐纳二极管14的齐纳电压的电压被施加到根据第二实施方式的PchFET 12的栅极(G)，并且OV的电压被施加到根据比较例的PchFET 112的栅极(G)。此外，根据第二实施方式的NchFET 13的栅极(G)和源极(S)之间的杂散电容和根据比较例的NchFET 113的栅极(G)和源极(S)之间的杂散电容都通过电阻器Rl逐渐放电，因而施加到根据第二实施方式的NchFET 13的栅极(G)的电压和施加到根据比较例的NchFET 113的栅极(G)的电压都逐渐降低。此时，与处于时段F中的PchFET 12相似，与比较例相比，将流入电阻器R5的更多的放电电流相加，因而施加到NchFET 13的栅极(G)的电压的提高速度(斜率)大于施加到根据比较例的PchFET 112的栅极(G)的电压的提高速度。当施加到根据第二实施方式的NchFET 13的栅极(G)的电压和施加到根据比较例的NchFET 113的栅极(G)的电压都变得低于栅极(G)的阈值电压时，根据第二实施方式的NchFET 13和根据比较例的NchFET 113截止。接着，施加到根据第二实施方式的NchFET 13的栅极(G)的电压逐渐升高。通常，由于电容的大小，NchFET 13的栅极和源极之间的杂散电容中积累的电荷比电容器17中积累的电荷更快速地变为零，此时施加到NchFET 13的电压是低电平(OV)。接着，仅电容器17放电，但以与放电时的极性相反的极性用该放电电流对NchFET 13的栅极和源极之间的杂散电容充电。因而，施加到NchFET13的栅极(G)的电压变为低于低电平(OV)。此时，电容器17的放电电流分流入电阻器R5及NchFET 13的栅极和源极之间的杂散电容。流入电阻器R5的电流与NchFET 13的栅极和源极之间的杂散电容的充电电压成正比地升高。另一方面，随着放电持续，电容器17的放电电流减小。因此，流入电阻器R5的电流和电容器17的放电电流在某个时间点变得彼此相同。此时，NchFET13的栅极和源极之间的杂散电容的充电电流是零，并且施加到NchFET 13的栅极(G)的电压的值是最低值。之后，电容器17及NchFET 13的栅极和源极之间的杂散电容两者的放电电流都流入电阻器R5，并且施加到NchFET 13的栅极(G)的电压逐渐升高。当电容器17以及NchFET13的栅极和源极之间的杂散电容两者都被完全放电时，施加到NchFET 13的栅极(G)的电压变为低电平(OV)。另一方面，施加到根据比较例的NchFET 113的栅极(G)的电压逐渐降低以变为低电平(OV)。在时段G中，当施加到根据第二实施方式的NchFET 13的电压的降低速度大于施加到根据比较例的NchFET 113的电压的降低速度时，比VCC低出了齐纳二极管15的齐纳电压的电压被施加到根据第二实施方式的NchFET 13，因而施加到根据第二实施方式的NchFET 13的栅极(G)的电压比施加到根据比较例的NchFET 113的栅极(G)的电压更快速地达到阈值电压。因此，根据第二实施方式的NchFET 13比根据比较例的NchFET 113更快速地截止。
如上所述，根据第二实施方式的NchFET 13比根据比较例的NchFET 113更快速地截止，因而根据第二实施方式的PchFET 12和NchFET 13两者都处于导通状态的时段(同时导通时段)比根据比较例的PchFET 112和NchFET 113两者都处于导通状态的时段短。根据第二实施方式，如上所述，可以缩短PchFET 12和NchFET 13两者都处于导通状态的时段。因此，可以进一步抑制由于短路电流而引起的功率消耗的增加。仿真下面参照图7描述根据比较例、第一实施方式(参见图2)和第二实施方式(参见图5)的栅极驱动电路的功率消耗的仿真。作为仿真的条件，低电平电压(OV)和高电平电压(栅极驱动电路部3V)被施加到根据比较例的PchFET 112和NchFET 113以及根据第一实施方式(第二实施方式)的PchFET 12和NchFET 13。低电平电压(OV)和高电平电压(13V)按照IOOkHz的间隔交替地施加。连接到根据比较例的PchFET 112和NchFET 113的电阻器Rl的电阻值和连接到根据第一实施方式(第二实施方式)的PchFET 12和NchFET 13的电阻器Rl的电阻值都是130 Ω。此外，设置在根据比较例的PchFET 112和NchFETl 13之间的电阻器R2和电阻器R3的电阻值与设置在根据第一实施方式(第二实施方式)的PchFET 12和NchFET 13之间的电阻器R2和电阻器R3的电阻值分别是10 Ω和1Ω。连接到根据第一实施方式(第二实施方式)的PchFET 12和NchFET 13的电阻器R4和电阻器R5的电阻值分别是IOkQ。根据第二实施方式的电容器16和电容器17的电容值都是220pF。根据比较例的PchFET 112的阈值电压和根据第一实施方式(第二实施方式)的PchFET 12的阈值电压都是I. 7V。根据比较例的NchFET 113的阈值电压和根据第一实施方式(第二实施方式)的NchFET 13的阈值电压都是I. 15V。当在上述条件下进行仿真时，证实了在根据比较例的栅极驱动电路111中(参见图4)，当施加到PchFET 112和NchFET 113的电压从低电平(OV)变化为高电平(13V)时(参见图3的时段B) ,PchFET 112和NchFET 113两者都处于导通状态的时段是105ns。此夕卜，证实了当施加到PchFET 112和NchFET 113的电压从高电平(13V)变化为低电平(OV)时(参见图3的时段D)，PchFET 112和NchFET 113两者都处于导通状态的时段是70ns。因此，证实了从PchFET 112通过电阻器R2和电阻器R3流到NchFET 113的短路电流所消耗的功率是O. 27W。确认了从施加到PchFET 112和NchFET 113的电压开始从低电平(OV)向高电平(13V)变化时的时间到开关元件9开始从导通状态转换为截止状态时的时间为止的时段(导通延迟)是13ns。此外，确认了从施加到PchFET 112和NchFET 113的电压开始从高电平(栅极驱动电路部3V)向低电平(OV)变化时的时间到开关元件9开始从截止状态转换为导通状态时的时间为止的时段(截止延迟)是65ns。证实了在根据第一实施方式的栅极驱动电路11中(参见图2)，当施加到PchFET12和NchFET 13的电压从低电平(OV)改变为高电平(13V)时(参见图3中的时段B)，PchFET 12和NchFET 13两者都处于导通状态的时段是58ns。此外，证实了在施加到PchFET 12和NchFET 13的电压从高电平(13V)改变为低电平(OV)时(参见图3中的时段D)时，PchFET 12和NchFET 13两者都处于导通状态的时段是0ns。更具体地，确认了根据第一实施方式的PchFET 12和NchFET 13两者都处于导通状态的总时段是58ns (= 58ns+0s)，该时段比根据比较例的PchFET 112和NchFETl 13两者都处于导通状态的总时段的175ns( = 105ns+70ns)短。换句话说，确认了栅极驱动电路Ila设置有齐纳二极管14和齐纳二极管15，使得PchFET 12和NchFET 13两者都处于导通状态的时段缩短。因此，证实了由从PchFET 12经过电阻器R2和电阻器R3流到NchFET 13的短路电流消耗的功率是
O.09W，小于比较例中的功率(O. 27W)。确认了从施加到PchFET 12和NchFET 13的电压开始从低电平(OV)向高电平(栅极驱动电路部3V)移动时的时间起到开关元件9开始从导通状态转换为截止状态时的时间为止的时段(导通延迟)是15ns。此外，确认了从施加到PchFET 12和NchFET 13的电压开始从高电平(13V)向低电平(OV)移动时的时间起到开关元件9开始从截止状态转换为导通状态时的时间为止的时段(截止延迟)是18ns。证实了在根据第二实施方式的栅极驱动电路Ila中(参见图5)，施加到PchFET12和NchFET 13的电压从低电平(OV)移动到高电平(13V)时(参见图6中的时段F)，PchFET12和NchFET 13两者都处于导通状态的时段是15ns。此外，证实了施加到PchFET 12和NchFET 13的电压从高电平(13V)移动到低电平(OV)时(参见图6中的时段H)，PchFET12和NchFET 13两者都处于导通状态的时段是0ns。更具体地，确认了根据第二实施方式的PchFET 12和NchFET 13两者都处于导通状态的总时段是15ns ( = 15ns+0s)，该时段比根据比较例的PchFET 112和NchFET 113两者都处于导通状态的总时段175ns (=105ns+70ns)短，并且比根据第一实施方式的PchFET 12和NchFET 13总两者都处于导通状态的总时段58ns( = 58ns+0s)短。换句话说，确认了栅极驱动电路Ila设置有齐纳二极管14和齐纳二极管15以及电容器16和电容器17，使得PchFET 12和NchFET 13两者都处于导通状态的时段进一步缩短。因此，证实了由从PchFET 12经过电阻器R2和电阻器R3流到NchFET 13的短路电流消耗的功率是O. 02W,小于比较例中的功率(O. 27W)和第一实施方式中的功率(O. 09W)。确认了从施加到PchFET 12和NchFET 13的电压开始从低电平(OV)向高电平(13V)移动时的时间起到开关元件9开始从导通状态转换为截止状态时的时间为止的时段(导通延迟)是15ns，这与上述第一实施方式相似。此外，确认了从施加到PchFET 12和NchFET 13的电压开始从高电平(13V)向低电平(OV)移动时的时间起到开关元件9开始从截止状态转换为导通状态时的时间为止的时段(截止延迟)是18ns，与上述第一实施方式相似。尽管详细描述和例示了本发明，但是应清楚地理解，这仅仅是利用了说明和示例的方式，并且不应理解为限制，本发明的精神和范围仅由所附的权利要求限制。例如，在上述第一实施方式和第二实施方式中，尽管齐纳二极管既被设置在输入侦_ PchFET之间又被设置在输入侧和NchFET之间，但本发明不限于此。例如，齐纳二极管可以另选地设置在输入侧和PchFET之间或者设置在输入侧和NchFET之间。在上述第一实施方式和第二实施方式中，尽管齐纳二极管既被设置在输入侧和PchFET之间又被设置在输入侧和NchFET之间，但本发明并不限于此。例如，齐纳二极管以外的二极管既可以设置在输入侧和PchFET之间又可以设置在输入侧和NchFET之间。在上述第一实施方式和第二实施方式中，尽管逆变器部中的开关元件都是由IGBT 和续流二极管构成的，但本发明并不限于此。例如，开关元件可以都另选地由场效应晶体管和续流二极管构成。在上述第二实施方式中，尽管电容器既被设置在输入侧和PchFET之间由被设置在输入侧和NchFET之间，但本发明并不限于此。例如，电容器可以另选地设置在输入侧和PchFET之间，或者设置在输入侧和NchFET之间。在上述第二实施方式中，尽管齐纳二极管和电容器彼此并联地既设置在输入侧和PchFET之间又设置在输入侧和NchFET之间，但本发明并不限于此。例如，如在图8所示的第二实施方式的第一变型例的栅极驱动电路Ilb中，可以另选地将放电二极管18与齐纳二极管14和电容器16并联地设置在输入侧和PchFET之间，并且可以另选地在齐纳二极管14和PchFET 12的栅极(G)之间设置防回流二极管19。此外，可以另选地将放电二极管20与齐纳二极管15和电容器17并联地设置在输入侧和NchFET 13之间，并且另选地在齐纳二极管15和NchFET 13的栅极(G)之间设置防回流二极管21。因而，电压能够经过放电二极管18和放电二极管20施加至Ij PchFET12和NchFET 13，因而即使PchFET 12和NchFET 13的电容增加，也可以容易地导通/截止PchFET 12和NchFET 13。另外，在图9中示出了第二实施方式的第二变型例。其与第二实施方式(图5)的差异在于，齐纳二极管14被布置在电源电位VCC和PchFET 12的栅极(G)之间，而齐纳二极管15布置在地电位(OV)和NchFET 13的栅极(G)之间，如图9所示。齐纳二极管14(或者齐纳二极管15)的齐纳电压被设定为高于PchFET 12(或者NchFET 13)的阈值电压。为了在PchFET 12 (或者NchFET 13)导通时将PchFET 12 (或者NchFET 13)的栅极和源极之间的电压维持在齐纳电压，与电容器16并联地设置电阻器R6(R6 << R4)，并且与电容器17并联地设置电阻器R7(R7<<R5)。电阻器R4和电阻器R5的电阻值大致彼此相等。电阻器R6和电阻器R7的电阻值比电阻器R4和电阻器R5的电阻值小一个或者更多个数量级。因此，当PchFET 12导通时流入电阻器R6的电流部分地流入齐纳二极管14，因而将PchFET12的栅极和源极之间的电压维持为齐纳电压。这同样适用于NchFET 13。在第二实施方式的第二变型例的情况下，当PchFET 12导通时齐纳二极管14的齐纳电压被施加到PchFET 12的栅极(G) (PchFET 12的栅极电压被齐纳电压抑制)，并且当NchFET 13导通时齐纳二极管15的齐纳电压被施加到NchFET 13的栅极(G) (NchFET 13的栅极电压被齐纳电压抑制)。类似于第二实施方式中描述的操作，当导通状态转换为截止状态时,施加到PchFET 12和NchFET 13的电压比施加到根据比较例的PchFET 112和NchFET113的电压更快速地达到阈值电压。此外，电容器16具有在PchFET 12从导通状态转换为截止状态时提高施加到PchFET 12的栅极(G)的电压提高速度的功能，而电容器17具有在NchFET 13从导通状态转换为截止状态时提高施加到NchFET 13的栅极(G)的电压降低速度的功能，因而施加到PchFET 12和NchFET 13的电压快速地达到阈值电压。因而，该变型例与上述第二实施方式在电路结构上不同，但是获得了类似于第二实施方式的效果。在第一实施方式(图2)、第二实施方式(图5)、第二实施方式的第一变型例(图8)及第二实施方式的第二变型例(图9)中，尽管如上所述采用齐纳二极管14和齐纳二极管15而使施加到PchFET 12的栅极(G)和NchFET 13的栅极(G)的电压变换到PchFET 12的栅极(G)和NchFET 13的栅极(G)的阈值电压侧，但是本发明并 不限于此。例如，这些齐纳二极管都可以另选地由图10中示出的二极管构成的电路所代替。当采用一般的二极管时，二极管的正向电压降代替与齐纳电压相对应的电压(击穿电压)，并且为了获得大小等于齐纳电压的电压，串联连接了一个或者更多个(图10中为三个)二极管14a(15a)，如图10所示。此外，为了获得对各个齐纳二极管的正向特性的替代，将一个二极管14b(15b)与一个或者更多个二极管14a的串联连接体反并联地连接。如上所述，准备了串联连接体和并联连接体，该串联连接体具有串联连接以使得二极管正向电压降大致等于各个齐纳二极管的击穿电压的一个或者更多个二极管14a(15a)，并且该并联连接体具有与该串联连接体相反极性的二极管14b (15b)，该串联连接体与并联连接体并联连接。接着，用并联连接体代替各个齐纳二极管，使得各齐纳二极管的阴极(K)是相反极性的二极管的阴极，而各齐纳二极管的阳极(A)是相反极性的二极管的阳极。
权利要求
1.一种驱动开关元件的栅极的栅极驱动电路，该栅极驱动电路包括 P型场效应晶体管； N型场效应晶体管，其与所述P型场效应晶体管串联连接；以及 二极管，其连接到至少所述P型场效应晶体管的栅极或所述N型场效应晶体管的栅极，并且连接到电源，其中 所述二极管形成为使施加到至少所述P型场效应晶体管的所述栅极或所述N型场效应晶体管的所述栅极的电压移动到至少所述P型场效应晶体管的所述栅极或所述N型场效应晶体管的所述栅极的阈值电压侧。
2.根据权利要求I所述的栅极驱动电路，其中所述二极管包括齐纳二极管，所述齐纳二极管用于使施加到至少所述P型场效应晶体管的所述栅极或所述N型场效应晶体管的所述栅极的所述电压移动到至少所述P型场效应晶体管的所述栅极或所述N型场效应晶体管的所述栅极的所述阈值电压侧。
3.根据权利要求2所述的栅极驱动电路，其中所述齐纳二极管包括第一齐纳二极管和第二齐纳二极管，所述第一齐纳二极管用于通过升高施加到所述P型场效应晶体管的所述栅极的电压而使施加到所述P型场效应晶体管的所述栅极的所述电压移动到所述P型场效应晶体管的所述栅极的阈值电压侧，并且所述第二齐纳二极管用于通过降低施加到所述N型场效应晶体管的所述栅极的电压而使施加到所述N型场效应晶体管的所述栅极的所述电压移动到所述N型场效应晶体管的所述栅极的所述阈值电压侧。
4.根据权利要求3所述的栅极驱动电路，其中通过将所述P型场效应晶体管的阈值电压、所述第一齐纳二极管的击穿电压、所述第二齐纳二极管的击穿电压和所述N型场效应晶体管的阈值电压相加而获得的总电压不低于所述电源的电压。
5.根据权利要求3所述的栅极驱动电路，其中所述第一齐纳二极管连接到被输入用于驱动所述栅极驱动电路的信号的输入侧，并且所述第一齐纳二极管的与被输入用于驱动所述栅极驱动电路的信号的所述输入侧相反的一侧与所述P型场效应晶体管的所述栅极连接到所述电源。
6.根据权利要求3所述的栅极驱动电路，其中所述第二齐纳二极管连接到被输入用于驱动所述栅极驱动电路的信号的输入侧，并且所述第二齐纳二极管的与被输入用于驱动所述栅极驱动电路的信号的所述输入侧相反的一侧与所述N型场效应晶体管的所述栅极连接到地电位。
7.根据权利要求I所述的栅极驱动电路，其中所述二极管包括串联连接体和与所述串联连接体并联连接的并联连接体，所述串联连接体具有串联连接以使得二极管正向电压降等于齐纳二极管的击穿电压的一个或更多个二极管，并且所述并联连接体具有与所述串联连接体的极性相反的二极管。
8.根据权利要求I所述的栅极驱动电路，该栅极驱动电路还包括电容器，所述电容器与所述二极管并联地设置在被输入用于驱动所述栅极驱动电路的信号的输入侧和至少所述P型场效应晶体管的所述栅极或所述N型场效应晶体管的所述栅极之间。
9.根据权利要求8所述的栅极驱动电路，其中所述电容器包括第一电容器和第二电容器，所述第一电容器用于在所述P型场效应晶体管从导通状态转换到截止状态时提高施加到所述P型场效应晶体管的所述栅极的电压的提高速度，并且所述第二电容器用于在所述N型场效应晶体管从导通状态转换到截止状态时提高施加到所述N型场效应晶体管的所述栅极的电压的降低速度。
10.根据权利要求8所述的栅极驱动电路，该栅极驱动器还包括放电二极管，所述放电二极管与所述二极管和所述电容器并联地设置在被输入用于驱动所述栅极驱动电路的信号的所述输入侧和至少所述P型场效应晶体管的所述栅极或所述N型场效应晶体管的所述栅极之间。
11.根据权利要求I所述的栅极驱动电路，其中， 所述P型场效应晶体管的所述栅极和所述N型场效应晶体管的所述栅极通过具有彼此相等的电阻值的第一电阻器连接到所述电源或地电位， 在被输入用于驱动所述栅极驱动电路的信号的输入侧与所述P型场效应晶体管的所述栅极和所述N型场效应晶体管的所述栅极之间设置有具有第二电阻器，所述第二电阻器的电阻值比所述第一电阻器的所述电阻值小一个或更多个数量级，并且 所述二极管包括齐纳二极管，所述齐纳二极管设置在至少所述P型场效应晶体管的所述栅极和源极之间或所述N型场效应晶体管的所述栅极和源极之间。
12.—种功率变换装置，该功率变换装置包括 功率变换部，其包括多个开关元件；以及 栅极驱动电路，其驱动所述多个开关元件，其中 所述栅极驱动电路包括 P型场效应晶体管， N型场效应晶体管，其与所述P型场效应晶体管相连接； 二极管，其连接到至少所述P型场效应晶体管的栅极或所述N型场效应晶体管的栅极，并且连接到电源，并且 所述二极管形成为使施加到至少所述P型场效应晶体管的所述栅极或所述N型场效应晶体管的所述栅极的电压移动到至少所述P型场效应晶体管的所述栅极或所述N型场效应晶体管的所述栅极的阈值电压侧。
全文摘要
本发明涉及栅极驱动电路和功率变换装置。该栅极驱动电路包括P型场效应晶体管、N型场效应晶体管及二极管。该二极管形成为使施加到至少P型场效应晶体管的栅极或N型场效应晶体管的栅极的电压移动到栅极的阈值电压侧。
文档编号H02M5/458GK102957306SQ201210048518
公开日2013年3月6日 申请日期2012年2月28日 优先权日2011年8月19日
发明者金田平次 申请人:株式会社安川电机