开关电源电路的制作方法
【专利摘要】根据本实施方式的开关电源电路包括具有至少一个开关并且连接至变压器的一侧的开关单元，开关电源电路包括连接至开关单元的输出侧的基于开关单元的输出来控制开关单元的开关控制器，其中，开关控制器包括比较单元和输出波形生成单元。根据本实施方式，通过使用开关来执行整流降低了功耗，并且由于在没有任何控制器的情况下控制开关单元，所以以简单的配置制备了开关电源电路。
【专利说明】开关电源电路【技术领域】
[0001]本公开内容涉及可以用于电力变换的开关电源电路。
【背景技术】
[0002]图1是示出了一般的DC-DC转换器的电路图。
[0003]参照图1，DC-DC转换器包括电源10、变压器20和第一整流器30。
[0004]电源10可以包括直流电源和至少一个开关。可以通过准时接通/关断开关来将能量通过变压器20传输至第一整流器30。[0005]第一整流器30包括第一二极管32和第二二极管34。由于二极管使电流沿一个方向流动，所以如果按照图1所示来设置第一二极管32和第二二极管34，则可以对通过变压器20传输的具有方形波的电压输入进行整流。
[0006]由于通过第一二极管32和第二二极管34整流的电力通过平滑线圈36和平滑蓄电池38，所以纹波被降低使得可以输出放大的DC功率。输出电压被保持在平滑蓄电池38的两个端子之间。
[0007]虽然使用二极管的DC-DC转换器的结构简单，但是当高电流流经二极管时，由二极管的电流和电压降之积产生的能耗会增加。
【发明内容】
[0008]技术问题
[0009]本实施方式提供了一种开关电源电路，其通过将多个开关器件而非二极管用于DC-DC转换器的整流器来降低在整流器中引起的功耗。
[0010]此外，本实施方式提供了一种开关电源电路，其包括:开关控制器，用于在没有任何具体控制器的情况下基于开关电源电路的输出来控制多个开关器件。
[0011]问题的解决方案
[0012]根据本实施方式的一种开关电源电路包括具有至少一个开关并且连接至变压器的一侧的开关单元，开关电源电路包括连接至所述开关单元的输出侧的、用于基于开关单元的输出值来控制开关单元的开关控制器，其中，所述开关控制器包括比较单元和输出波形生成单元。
[0013]本发明的有益效果
[0014]根据本实施方式，可以通过使用开关执行电流整流来降低功耗，并且可以在没有任何具体控制器的情况下控制开关单元，以使得可以使用较简单的配置来实现开关电源电路。
【专利附图】
【附图说明】
[0015]图1是示出了一般的DC-DC转换器的电路图；
[0016]图2是根据一种实施方式的DC-DC转换器的电路图；[0017]图3是示出了当使用图1和图2中描绘的电路时根据流经整流器的电流的功耗的图；
[0018]图4是示出了流经图1中描绘的第一二极管和第二二极管的电流以及用于开关图2中描绘的FETl和FET2的栅极波形的图；
[0019]图5是根据另一种实施方式的整流器的电路图；以及
[0020]图6是示出了根据一种实施方式的图5中描绘的DC-DC转换器的波形的图。
【具体实施方式】
[0021]下文中，将参照附图详细描述本实施方式。已经参照附图描述了元件的该布置。为方便或清楚起见可以放大附图中所示的每个元件的尺寸。此外，元件的尺寸不完全反映实际尺寸。
[0022]图2是根据一种实施方式的DC-DC转换器的电路图，图3是示出了当使用图1和图2中描绘的电路时根据流经整流器的电流的功耗的图。
[0023]参照图1至图3，DC-DC转换器包括电源10、变压器20和第二整流器40。
[0024]电源10可以包括直流电源和多个开关器件。电源10控制开关器件以将电压Vtk施加至变压器20。由于使用变压器20，所以电源10和第二整流器40彼此电分离。
[0025]通过控制变压器20的绕组比率，可以确定电源与第二整流器40之间的电压放大比率。
[0026]变压器20将从电源10传输的电力传输至第二整流器40。第二整流器40可以包括第一 FET (场效应晶体管)42和第二 FET44。通过控制第一 FET42和第二 FET44的栅极电压，第一 FET42和第二 FET44可以被短路/断路。
[0027]通过根据Vtk的状态来控制FET142和FET244，可以获得与二极管整流器相同的整流效果。随后将描述控制FETl和FET2的方法。
[0028]图3是示出了根据流经图1和图3中描绘的电路的电流消耗的功率的图。
[0029]图的横轴表示流经整流器的电流量，图的纵轴表示当电流流经整流器时所消耗的功率。
[0030]Pd.loss表示当电流流过二极管时所消耗的功率。在二极管中，无论电流强度如何压降都恒定。因此，功耗随着电流的增加而线性增加。假设图中的压降为0.5V。
[0031]Ps.loss表示使用FET的开关整流器方案中的功率损耗。由于FET具有预定的导通电阻，所以当大电流流经FET时，功率损耗与电流的平方成比例地增加。然而，由于FET的导通电阻为约若干毫欧姆，所以使用FET的开关整流器方案与使用二极管的整流器方案相比具有可以降低功耗的优点。
[0032]假设在实施方式的图中FET的导通电阻为3毫欧姆。
[0033]如实施方式的图所示，当有100A的电流流经时，在二极管的情况下功率损耗为50W，而在FET的情况下功率损耗为30W。因此，应理解的是，当商业上对大电流进行整流时，FET消耗的功率小于二极管消耗的功率。
[0034]图4是示出了流过图1中描绘的第一二极管32和第二二极管34的电流以及用于开关图2中描绘的FET142和FET244的栅极波形的图。
[0035]参照图4，由于Vtk是变压器20的输出，所以对于可以称为续流间隔的间隔tO-tl、t2-t3、t4-t5，不通过电源10的开关操作传输功率。
[0036]因为由于器件特性二极管仅允许电流沿一个方向流动，所以可以根据Vtk的方向确定电流是流经第一二极管32还是第二二极管34。
[0037]在本实施方式中，对于间隔tl_t2可以通过第二二极管34传输能量，而对于间隔t3-t4可以通过第一二极管32传输能量。
[0038]在使用FET的情况下，当栅极电压高时，FET导通。在本实施方式中，对于间隔tl-t2，FET2导通，以使得FET2可以传输功率，而对于间隔t3_t4，FETl导通，以使得FETl可以传输功率。
[0039]在续流间隔期间，允许FETl和FET2导通或关断，并且可以根据控制方法自由地确定续流间隔。
[0040]通过控制FETl和FET2的栅极电压，可以实现小功耗的DC-DC转换器。
[0041]图5是根据另一种实施方式的整流器的电路图。
[0042]为说明目的将根据另一种实施方式的整流器称为第三整流器100。
[0043]参照图5，可以将第三整流器100连接至将功率传输至电源10的变压器20。
[0044]第三整流器100可以包括开关单元105和与开关单元105连接的开关控制器200，其中开关单元105包括多个开关。
[0045]在本实施方式中，开关单元105可以包括一个或更多个开关，并且开关包括多个FET0开关控制器200包括第一开关110和第二开关120。
[0046]可以根据栅极电压来接通/关断第一开关110和第二开关120。可以通过开关控制器200来控制栅极电压。
[0047]当第一开关110关断时，可以将施加至第一开关110的电压称为Vds_FETl。当第二开关120关断时，可以将施加至第二开关120的电压称为Vds_FET2。
[0048]可以控制第一开关110和第二开关120，使得第一开关110和第二开关120能够响应于通过变压器20传输的电压Vtk的定时而接通/关断，从而第三整流器100可以输出整流的DC功率。
[0049]开关控制器200可以包括可以与开关单元105的输出端子连接的电阻单元204、与电阻单元204连接的比较单元202、用于基于比较单元202的输出生成时钟值的时钟生成单元206、以及可以通过时钟生成单元206的输出生成栅极波形的波形生成单元208。
[0050]将波形生成单元208的输出作为栅极电压值输入至开关单元105的开关的栅极，使得可以控制开关单元105。
[0051]电阻单元204可以包括一个电阻器或更多个电阻器。
[0052]电阻单元204可以包括与第一开关110并联连接的第一电阻器230和第二电阻器235，以及与第二开关120并联连接的第三电阻器240和第四电阻器245。
[0053]在本实施方式中，可以假设第一电阻器230至第四电阻器245的电阻值为Ra、Rb、Re以及RcL
[0054]将施加至第一开关110的电压值Vds_FETl施加至第一电阻器230和第二电阻器235，并且由第一电阻器230和第二电阻器235划分vds_FETl。
[0055]此外，将施加至第二开关120的电压值Vds_FET2施加至第三电阻器240和第四电阻器245，并且由Re和Rd的比率来划分电压vds_FET2。[0056]比较单元202可以包括多个比较器。在本实施方式中，比较单元202包括第一比较器210和第二比较器220。
[0057]当输入等于或高于第一参考电压的电压值时，第一比较器210可以输出逻辑高值，并且当输入等于或高于第二参考电压的电压值时，第二比较器220可以输出逻辑高值。
[0058]可以将第一电阻器230与第二电阻器235之间的电压值输入至第一比较器210。
[0059]第一参考电压的值可以小于(Rb*Vds.FETl)/ (Ra+Rb)的值。由于施加至第二电阻器235的电压值可以根据温度变化和环境噪声的作用而变化，所以可以通过考虑值的变化来控制第一参考电压的值。优选地，可以通过(Rb*Vds.FETl)/ (2* (Ra+Rb))获得第一参考电压的值。
[0060]由此，当将等于或高于第一参考电压的电压值施加至第二电阻器235时，第一比较器210可以输出逻辑高值。
[0061]可以将第三电阻器240与第二电阻器245之间的电压值输入至第二比较器220。
[0062]第二参考电压的值可以小于(Rc*Vds.FET2)/ (Rc+Rd)的值。由于施加至第三电阻器240的电压值可以根据温度变化和环境噪声的影响而变化，所以可以通过考虑值的变化来控制第二参考电压的值。优选地，可以通过(Rc*Vds.FET2)/ (2* (Rc+Rd))获得第二参考电压的值。
[0063]由此，当将等于或高于第二参考电压的电压值施加至第三电阻器240时，第二比较器220可以输出逻辑高值。
[0064]根据本实施方式，第一电阻器230的电阻值可以等于第四电阻器245的电阻值，第二电阻器235的电阻值可以等于第三电阻器240的电阻值，并且第一参考电压的值可以等于第二参考电压的值。
[0065]时钟生成单元206可以包括或非门250。可以将第一比较器210和第二比较器220的输出值输入至或非门250。
[0066]由此，当第一比较器210和第二比较器220的输出值全部为逻辑低值时，或非门250输出逻辑高值，而当将不同的输入值输入至或非门250时，或非门250输出逻辑低值。
[0067]可以将或非门250的输出值作为时钟值输入至波形生成单元208。
[0068]波形生成单元208可以包括D触发器260。可以将或非门的输出值作为时钟输入而输入至D触发器260。
[0069]在本实施方式中，D触发器260的反相输出端子可以连接至D触发器260的输入端子，并且D触发器260的反相输出可以控制第二开关120。
[0070]此外，D触发器(下文中，相同)260的非反相输出可以控制第一开关110。
[0071]在本实施方式中，由于使用FET来实现第一开关110和第二开关120，所以当D触发器的输出为逻辑高时，第一开关110可以短路，而当D触发器的输出为逻辑低时，第一开关110可以断路。
[0072]此外，当D触发器的反相输出为逻辑高时，第二开关120短路，而当D触发器的反相输出为逻辑低时，第二开关120断路。
[0073]由此，由于设置了开关控制器200，所以可以仅基于开关单元105的输出值来控制开关单元105。因此，本实施方式的优点是简化了设计并且降低了能耗。
[0074]图6是示出了根据本实施方式的图5中的DC-DC转换器的电压波形的图。[0075]参照图6，第一间隔称为间隔tO-tl、第二间隔称为间隔tl_t2、第三间隔称为间隔t2-t3、第四间隔称为间隔t3-t4、并且第五间隔称为间隔t4-t5。
[0076]在图6中，第一间隔至第三间隔是其中Vt的值为O (零)的续流间隔。由此，在第一间隔至第三间隔期间，第一开关Iio和第二开关120短路或断路。
[0077]由于在第二间隔期间将电压VRb施加至第二电阻器235 (电阻单元204)并且其高于第一参考电压，所以第一比较器210的输出值SI可以为逻辑高值。此外，由于施加至第三电阻器240 (电阻单元204)的电压值为O (零)，所以第二比较器220的输出值S2可以为逻辑低值。
[0078]由于在第四间隔期间施加至第二电阻器235 (电阻单元204)的电压值为O (零)，所以第一比较器210的输出值SI可以为逻辑低值。此外，由于将电压值VRc施加至第三电阻器240 (电阻单元204)并且其高于第二参考电压，所以第二比较器220的输出值S2可以为逻辑高值。
[0079]输入有第一比较器210和第二比较器220的输出值的或非门250的输出值Sfw在或非门250的两个输入值为逻辑低值的第一间隔、第三间隔和第五间隔期间可以是逻辑高值。
[0080]下文中，将描述D触发器的非反相输出值GFETl和反相输出值GFET2。
[0081]将D触发器的反相输出值作为D触发器的输入值反馈至D触发器，并且将或非门250的输出值作为时钟值输入至D触发器。
[0082]由此，D触发器在第一间隔、第二间隔以及第五间隔期间可以输出逻辑低值，并且在第三间隔和第四间隔期间可以输出逻辑高值。
[0083]此外，D触发器的反相输出值在第三间隔和第四间隔期间可以为逻辑低值，并且在第一间隔、第二间隔以及第五间隔期间可以为逻辑高值。
[0084]由此，第一开关110在第三间隔和第四间隔期间可以短路，并且在第一间隔、第二间隔以及第五间隔期间可以断路。第二开关120在第一间隔、第二间隔以及第五间隔期间可以短路，并且在第三间隔和第四间隔期间可以断路。
[0085]当至第二比较器220的电压输入值等于或高于第二参考电压时，第二比较器220可以输出逻辑高值。
[0086]在附图中，至第一比较器210的电压输入值表示为VKb，至第二比较器220的电压输入值表不为VK。,并且第一参考电压和第二参考电压的值均表不为Vref。
[0087]接收第一比较器210和第二比较器220的输出值作为输入值的或非门250的输出值可以表示为Sfw。或非门250在作为续流间隔的第一间隔、第三间隔以及第五间隔期间输出逻辑高值。
[0088]可以将或非门250连接至波形生成单元208。在本实施方式中，可以将或非门250的输出输入至D触发器的时钟输入端子。由此，可以在续流间隔开始的时间点改变D触发器的输出。
[0089]在本实施方式中，控制第一开关110的值GFETl在t0变成逻辑低值并且该低值被保持，接着在t2变成逻辑高值并且该高值被保持，直到该值在t4变成逻辑低值为止。
[0090]此外，在本实施方式中，控制第二开关120的值GFET2在t2变成逻辑低值并且该低值被保持，接着在t2变成逻辑高值并且该高值被保持直到该值在t4变成逻辑高值为止。[0091]如上所述，因为电阻单元204、比较单元202、时钟生成单元206和波形生成单元208彼此连接，所以可以仅基于开关单元105的输出来控制开关单元105的第一开关110和第二开关120的接通/关断操作。
[0092]本实施方式的优点是在续流间隔开始的t2时可以通过使第一开关110短路来防止因电流流经寄生二极管而产生的功耗。
[0093]虽然已经参照许多示例性实施方式对多个实施方式进行了描述，但是应理解的是，本领域技术人员可以构思出落入本公开内容的原理的精神和范围内的许多其他修改和实施方式。更具体地，在本公开内容、附图以及所附权利要求的范围内，可以对主体组合布置的元件部分和/或布置进行各种改变和修改。除了元件部分和/或布置的变化和修改之外，替选用途对于本领域技术人员来说也会是明显的。
【权利要求】
1.一种开关电源电路，包括具有至少一个开关并且连接至变压器的一侧的开关单元，所述开关电源电路包括: 开关控制器，连接至所述开关单元的输出，以基于所述开关单元的输出值来控制所述开关单元， 其中，所述开关控制器包括比较单元和输出波形生成单元。
2.根据权利要求1所述的开关电源电路，其中，所述开关单元包括: 第一开关，用于在所述变压器的一个输出与地之间进行开关；以及 第二开关，用于在所述变压器的相对输出与地之间进行开关。
3.根据权利要求2所述的开关电源电路，其中，所述比较单元包括: 第一比较器，具有连接至所述第一开关的输出端子的输入端子；以及 第二比较器，具有连接至所述第二开关的输出端子的输入端子。
4.根据权利要求3所述的开关电源电路，其中，所述比较单元包括: 第一电阻器和第二电阻器，用于划分所述第一开关的输出端子与地之间的电压；以及 第三电阻器和第四电阻器，用于划分所述第二开关的输出端子与地之间的电压。
5.根据权利要求4所述的开关电源电路，其中，所述第一比较器的所述输入端子连接在所述第一电阻器与所述第二电阻器之间，并且所述第二比较器的所述输入端子连接在所述第三电阻器与所述第四电阻器之间。
6.根据权利要求4所述的开关电源电路，其中，当输入等于或高于第一参考电压的电压时，所述第一比较器输出逻辑高，并且当输入等于或高于第二参考电压的电压时，所述第二比较器输出逻辑高。
7.根据权利要求6所述的开关电源电路，其中，所述第一参考电压等于或小于施加至所述第二电阻器的最小电压，并且所述第二参考电压等于或小于施加至所述第三电阻器的最小电压。
8.根据权利要求2所述的开关电源电路，其中，所述输出波形生成单元包括接收所述比较单元的输出作为其输入的或非门。
9.根据权利要求8所述的开关电源电路，其中，所述输出波形生成单元还包括D触发器，并且所述或非门的所述输出被输入至所述D触发器的时钟输入端子。
10.根据权利要求9所述的开关电源电路，其中，所述D触发器的反相输出被连接至所述D触发器的输入端子，所述D触发器的输出控制所述第一开关，并且所述D触发器的所述反相输出控制所述第二开关。
11.根据权利要求10所述的开关电源电路，其中，当控制输入为逻辑高时，所述第一开关被短路，并且当控制输入为逻辑高时，所述第二开关被短路。
12.根据权利要求7所述的开关电源电路，其中，所述第一电阻器等于所述第四电阻器。
13.根据权利要求12所述的开关电源电路，其中，所述第二电阻器等于所述第三电阻器。
14.根据权利要求13所述的开关电源电路，其中，所述第一参考电压等于所述第二参考电压。
【文档编号】H02M3/28GK103891119SQ201280050733
【公开日】2014年6月25日 申请日期:2012年9月12日 优先权日:2011年9月15日
【发明者】金宜钟 申请人:Lg伊诺特有限公司