专利名称：瞬态和直流同步触发型电源钳位esd保护电路的制作方法
技术领域：
本发明涉及集成电路芯片静电放电(Electronic Static Discharge,ESD)保护技术领域，特别涉及一种瞬态和直流同步触发型电源钳位ESD保护电路。
背景技术：
集成电路芯片的防静电冲击设计是芯片能够可靠工作的必备保障，有效的ESD防护方案要求泄放器件在ESD冲击来临时迅速进入大电流的泄放状态，同时在芯片正常工作时保持关断状态。芯片的ESD防护设计一般通过信号的幅值和上升时间来区分正常工作电压和ESD冲击，ESD冲击具有上升时间非常快(在几百皮秒到几十纳秒量级)和瞬时脉冲幅值很高的特点。而正常的工作电压通常上电时间比ESD冲击慢4到5个数量级，同时幅值电压远低于ESD冲击。芯片的ESD防护设计自然要涉及到一个泄放器件的触发机制问题，传统的器件级别ESD防护设计通常运用一个栅接地的NMOS (N-Mental-Oxide-Semiconductor, N型金属-氧化物-半导体)晶体管作为泄放器件，当施加到器件漏端的脉冲电压高到一定程度时，NMOS晶体管体内的寄生BJT (Bipolar Junction Transistor,双极结型晶体管)器件打开，进入电荷泄放状态。这种设计方案的触发机制是利用器件体内寄生电流通路的纯DC(Direct Current，直流电)触发机制，泄放器件是否打开完全由加在漏端的电压幅值决定，与脉冲自身的上升时间无关。这种触发机制的特点是:设计比较简单，无需额外的电路触发，但是泄放器件开启不够迅速，同时泄放能力不够强。为了解决上述触发机制存在的泄放器件开启不够迅速和泄放能力不够强的问题，设计者常用辅助电路对ESD冲击进行瞬态识别，由RC探测电路根据脉冲的上升时间来判断冲击是否为ESD冲击，若是，则把泄放器件 的栅极拉高，让沟道电流参与静电电荷的泄放。这种触发机制即是纯瞬态触发，典型的电路结构如附图1所示。纯瞬态触发机制的保护结构有泄放器件在ESD冲击来临时开启时间很快的优点，其泄放电流由泄放器件体内电流和沟道电流同时承担，相对于栅接地的保护方案有了更高的保护可靠性。但是，纯瞬态触发的电源钳位ESD保护电路对于快速上电和高频噪声很敏感，易在芯片正常工作的时候发生误触发现象。同时，如附图1所示，为了让泄放晶体管在整个ESD冲击期间都保持开启状态，设计者通常会加入额外NMOS晶体管Mfb构成正反馈，带有反馈机制的纯瞬态触发保护电路又面临误触发后严重的闩锁问题。另外一种泄放器件触发机制是利用电路辅助的纯DC触发机制，如附图2所示，这种纯DC触发机制设计的要义在于:当芯片正常工作时，加在Vdd上是一个相对较低的电压幅值，二极管接法的NMOS晶体管Mnx在把自身漏端的电压钳位到逻辑高电平，此时泄放器件Mbig保持关断状态。当ESD冲击来临时，加在Vdd上的电压瞬间达到很高的幅值，使得Mn。漏端的电压成为逻辑低的状态，经过反相器的驱动，把泄放器件打开，进入ESD泄放模式。利用电路辅助的纯DC触发机制有如下特点:首先是沟道电流和体电流同时参与电荷的泄放，具有较高的保护可靠性。其次对快速上电和高频噪声也不敏感，只要设计得当，基本可以避免正常工作时的误触发问题。但是纯DC触发机制的泄放器件在ESD冲击来临时开启较晚，泄放器件要等到施加在Vdd上的电压超过其触发电压后才打开，而在ESD冲击从零伏特上升到泄放器件触发电压期间，芯片仍然暴露在ESD冲击下，由此使得纯DC触发机制设计方案的可靠性大大减弱。
发明内容
(一)要解决的技术问题本发明要解决的技术问题是:如何有效的把纯瞬态触发机制和纯直流触发机制结合起来，同时对ESD冲击的瞬态和直流条件进行判定，使得泄放器件在ESD冲击来临时，能快速打开，具有较高的泄放能力，也对快速上电和误触发不敏感，在芯片正常工作时，有效避免闩锁现象的发生。(二)技术方案为解决上述技术问题，本发明提供了一种瞬态和直流同步触发型电源钳位ESD保护电路，包括:瞬态触发模块、直流电压触发模块以及泄放器件；该瞬态触发模块，与该泄放器件相连接，用于根据获取到的脉冲的上升时间判定该脉冲是否满足ESD冲击的瞬态判定条件，若是，则发送第一响应信号至该泄放器件，该第一响应信号用于打开该泄放器件；该直流电压触发模块，与该瞬态触发模块相连接，用于根据该脉冲的幅值判定该脉冲是否满足ESD冲击的直流电压判定条件，若是，则发送第二响应信号至该瞬态触发模块，该瞬态触发模块根据该第二响应信号控制该泄放器件保持开启状态；该泄放器件，用于泄放该脉冲带来的静电电荷。
优选地，该瞬态触发模块包括:PMOS晶体管Mp2，NM0S晶体管Mn2与Mfb2,电阻R2以及电容C，其中，该PMOS晶体管Mp2的栅极与该NMOS晶体管Mn2的栅极相连，该NMOS晶体管Mn2的源级接地，该NMOS晶体管Mn2的漏极与该PMOS晶体管Mp2的漏极相连，该PMOS晶体管Mp2的源级与该瞬态和直流同步触发型电源钳位ESD保护电路的电源管脚Vdd相连，该NMOS晶体管Mfb2的源级接地，该NMOS晶体管Mfb2的漏极与该PMOS晶体管Mp2的栅极相连，该电阻R2的一端与该瞬态和直流同步触发型电源钳位ESD保护电路的电源管脚Vdd相连，该电阻R2的另一端与该PMOS晶体管Mp2的栅极相连，该电容C的一端与该PMOS晶体管Mp2的栅极相连，该电容C的另一端接地。优选地，该直流电压触发模块包括:PMOS晶体管MP1，NM0S晶体管Mnl、Mfbl与Mn。，电阻R1，其中，该PMOS晶体管Mpl的栅极与该NMOS晶体管Mnl的栅极相连，该NMOS晶体管Mnl的源级接地，该NMOS晶体管Mnl的漏极与该PMOS晶体管Mpl的漏极相连，该PMOS晶体管Mpl的源级与该瞬态和直流同步触发型电源钳位ESD保护电路的电源管脚Vdd相连，该NMOS晶体管Mfbl的栅极与该PMOS晶体管Mpl的漏极相连，该NMOS晶体管Mfbl的栅极还与该NMOS晶体管Mfb2的栅级相连，该NMOS晶体管Mfbl的源级接地，该NMOS晶体管Mm的漏极与该PMOS晶体管Mpl的栅极相连，该NMOS晶体管Mn。的栅极与该PMOS晶体管Mpl的栅极相连，该NMOS晶体管Mn。的源级接地，该NMOS晶体管Mn。的漏极与该NMOS晶体管Mn。的栅极相连，该电阻R1的一端与该瞬态和直流同步触发型电源钳位ESD保护电路的电源管脚Vdd相连，该电阻R1的另一端与该NMOS晶体管Mn。的栅极相连。优选地，该泄放器件3为NMOS晶体管Mbig,该NMOS晶体管Mbig的栅极与该PMOS晶体管Mp2的漏极相连，该NMOS晶体管Mbig的源级接地，该NMOS晶体管Mbig的漏极与该瞬态和直流同步触发型电源钳位ESD保护电路的电源管脚Vdd相连。(三)有益效果本发明实施方式提供的瞬态和直流同步触发型电源钳位ESD保护电路，通过瞬态触发模块来打开泄放器件，通过直流触发模块来维持泄放器件的导通，使得泄放器件由ESD冲击的瞬态判定条件触发，在ESD冲击来临时，能较好、较快的打开，同时，泄放器件的开启状态由ESD冲击的直流电压判定条件来维持，有效避免了快速上电和高频噪声引起的误触发和闩锁问题。
图1是现有技术的一种纯瞬态触发电源钳位ESD保护电路结构示意图；图2是现有技术的一种电路辅助纯直流触发电源钳位ESD保护电路结构示意图；图3是按照本发明一种实施方式的瞬态和直流同步触发型电源钳位ESD保护电路的结构图；图4是按照本发明一种实施方式的瞬态和直流同步触发型电源钳位ESD保护电路结构示意图；图5是图1所示电路在电源管脚Vdd上出现一个低压、高频噪声时，电源管脚Vdd电压(Vdd)和Mbig的栅压(Vgmbg)随时间变化示意图；图6是图2所示电路·中Mbig的栅压(Vpurelic)和图4所示电路中Mbig的栅压(V—d)随电源管脚Vdd电压变化的直流回滞扫描特性曲线；图7是在ESD冲击下，图2所示电路中Mbig的栅压(Vpmelic)和图4所示电路中Mbig的栅压(Vp__d)随时间变化的示意图；图8是图4所示电路在电源管脚Vdd上出现一个低压、高频噪声时，电源管脚Vdd电压(Vdd)和Mbig的栅压(Vgmbg)随时间变化示意图；图9是图4所示电路在芯片正常上电时，电源管脚Vdd电压(Vdd)和Mbig的栅压(Vsnbg)随时间变化示意图。
具体实施例方式下面结合附图和实施例，对本发明的具体实施方式
作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。本发明的核心思想是:通过瞬态触发模块来打开泄放器件、通过直流触发模块来维持泄放器件的导通，在本发明提出的电路中，利用ESD冲击的瞬态判定条件来快速触发泄放器件，再利用ESD冲击的直流判定条件来维持泄放器件的导通状态，避免了用泄放器件自身的导通状态来作为反馈条件维持自身的导通状态，从而可以有效的避免芯片正常工作时可能遇到的闩锁问题，同时，通过将ESD冲击的瞬态判定条件与ESD冲击的直流判定条件对接，等效的给ESD冲击的直流判定条件的输出电压增加了电压恢复电路，使得泄放器件在ESD冲击来临时更快更好的打开。
图3是按照本发明一种实施方式的瞬态和直流同步触发型电源钳位ESD保护电路的结构图，包括:瞬态触发模块1、直流电压触发模块2以及泄放器件3 ；所述瞬态触发模块1，与所述泄放器件3相连接，用于根据获取到的脉冲的上升时间判定所述脉冲是否满足ESD冲击的瞬态判定条件，若是，则发送第一响应信号至所述泄放器件3，所述第一响应信号用于打开所述泄放器件3 ；所述直流电压触发模块2，与所述瞬态触发模块I相连接，用于根据所述脉冲的幅值判定所述脉冲是否满足ESD冲击的直流电压判定条件，若是，则发送第二响应信号至所述瞬态触发模块I，所述瞬态触发模块I根据所述第二响应信号控制所述泄放器件3保持开启状态；所述泄放器件3，用于泄放所述脉冲带来的静电电荷。图4是按照本发明一种实施方式的瞬态和直流同步触发型电源钳位ESD保护电路结构示意图，其中，该瞬态触发模块I包括=PMOS晶体管Mp2，NM0S晶体管Mn2与屯2，电阻R2以及电容C，其中，所述PMOS晶体管Mp2的栅极与所述NMOS晶体管Mn2的栅极相连，所述NMOS晶体管Mn2的源级接地,所述NMOS晶体管Mn2的漏极与所述PMOS晶体管Mp2的漏极相连,所述PMOS晶体管Mp2的源级与所述瞬态和直流同步触发型电源钳位ESD保护电路的电源管脚Vdd相连，所述NMOS晶体管Mfb2的源级接地，所述NMOS晶体管Mfb2的漏极与所述PMOS晶体管Mp2的栅极相连，所述电阻R 2的 一端与所述瞬态和直流同步触发型电源钳位ESD保护电路的电源管脚Vdd相连，所述电阻R2的另一端与所述PMOS晶体管Mp2的栅极相连，所述电容C的一端与所述PMOS晶体管Mp2的栅极相连，所述电容C的另一端接地。所述直流电压触发模块2包括:PM0S晶体管Mpl，NMOS晶体管Mnl、Mfbl与Mn。，电阻R1，其中，所述PMOS晶体管Mpl的栅极与所述NMOS晶体管Mnl的栅极相连，所述NMOS晶体管Mnl的源级接地，所述NMOS晶体管Mnl的漏极与所述PMOS晶体管Mpl的漏极相连，所述PMOS晶体管Mpl的源级与所述瞬态和直流同步触发型电源钳位ESD保护电路的电源管脚Vdd相连，所述NMOS晶体管Mfbl的栅极与所述PMOS晶体管Mpl的漏极相连，所述NMOS晶体管Mfbi的栅极还与所述NMOS晶体管Mfb2的栅级相连,所述NMOS晶体管Mfbl的源级接地,所述NMOS晶体管Mfbl的漏极与所述PMOS晶体管Mpl的栅极相连，所述NMOS晶体管Mn。的栅极与所述PMOS晶体管Mpl的栅极相连，所述NMOS晶体管Mn。的源级接地，所述NMOS晶体管Mn。的漏极与所述NMOS晶体管Mn。的栅极相连，所述电阻R1的一端与所述瞬态和直流同步触发型电源钳位ESD保护电路的电源管脚Vdd相连，所述电阻R1的另一端与所述NMOS晶体管Mn。的栅极相连。所述泄放器件3为NMOS晶体管Mbig,所述NMOS晶体管Mbig的栅极与所述PMOS晶体管Mp2的漏极相连,所述NMOS晶体管Mbig的源级接地,所述NMOS晶体管Mbig的漏极与所述瞬态和直流同步触发型电源钳位ESD保护电路的电源管脚Vdd相连。本实施方式中，该瞬态触发模块用于根据脉冲的上升时间来判定脉冲是否满足ESD冲击的瞬态判定条件，若满足，则发送第一响应信号迅速打开泄放器件，该直流电压触发模块用于根据脉冲的幅值来判定脉冲是否满足ESD冲击的直流电压判定条件，若满足，则发送第二响应信号给该瞬态触发模块中的反馈晶体管，让泄放器件在整个ESD冲击期间一直处于开启状态，从而使该泄放晶体管在ESD冲击来临时，根据瞬态触发模块和直流电压触发模块的发送响应信号进入泄放状态，有效的泄放ESD冲击带来的静电电荷，防止芯片受到损害。本实施方式的瞬态和直流同步触发型电源钳位ESD保护电路利用瞬态判定条件来快速触发泄放器件，再利用直流判定条件来维持泄放器件的导通状态，这区别于图2所示电路中，用泄放器件自身的导通状态来作为反馈条件维持自身的导通状态，所以本发明提出的电路结构可以有效的避免图2所示电路在芯片正常工作时可能遇到的闩锁问题，同时，瞬态判定条件通过该实施方式中的NMOS晶体管Mfb2与直流判定条件对接，等效的给直流判定条件的输出电压增加了电压恢复电路，使得泄放器件在ESD冲击来临时更快更好的打开。图5所示是图1所示电路电源管脚Vdd上出现一个高频低压噪声时，泄放器件Mbig栅压随时间的变化情况，在仿真的时候，采用一个幅值为3.3V，上升时间为IOns的脉冲来模拟这样的噪声，可以看到:此时泄放器件的栅压基本完全跟随电源电压变化，即是说在幅值如此低的一个高频噪声的影响下，泄放器件是会进入闩锁状态的，这是ESD设计者所不希望看到的现象。因为纯瞬态触发机制只是对脉冲的上升时间加以判定，所以就存在被高频、低压噪声误触发而造成泄放器件闩锁的风险。本发明正是在这个问题的基础上引入了通过瞬态触发来打开泄放器件、通过直流触发来维持泄放器件的导通这样一个全新的设计理念，在这样的一个设计理念之下，当ESD冲击的瞬态和直流判定条件都得到满足后，泄放器件将由ESD冲击的直流判定条件维持其开启状态，使得瞬态触发模块的RC时间常数大小与泄放器件在冲击下的导通时间相脱离，这样可以把RC时间常数做得很小，以此来减小保护电路所占的芯片面积，并降低RC探测结构对高频噪声响应的概率。图6是图2所示电路中Mbig的栅压(Vpurelic)和图4所示电路中Mbig的栅压(Vpr_sed)随电源管脚Vdd电压变化的直流回滞扫描特性曲线，可以看到:从直流的角度看，本发明提出的电路结构相当于在图2所示电路反相 器输出电压的基础上增加了电压恢复电路，所以本发明提出的电路结构相对于图2所示纯DC触发型电源钳位ESD保护电路有较小的开启电压和开启后泄放器件更高的栅压。一旦ESD的瞬态和直流判定条件满足，本发明提出电路结构泄放器件的栅压将被一直钳到电源管脚Vdd的水平，这时泄放器件的关断将不由瞬态因素来决定了，而是随着静电电荷泄放的过程，电源管脚Vdd上的电压幅值在下降，当电源管脚Vdd的电压下降到一定程度时，图4所示电路PMOS晶体管Mpl的栅压变为逻辑高电平，通过其后的两级反相器及NMOS晶体管Mfb2把泄放器件关断，NMOS晶体管Mfbl的作用是让泄放器件的直流关断电压小于直流电压触发模块的触发电压，这样可以使得静电电荷更加彻底的被泄放，同时，泄放器件的直流关断电压应该要大于正常工作的电源电压，以防止稳态的闩锁现象，从图6中不难看至IJ，本发明提出的电路结构满足直流关断电压大于正常工作的电源电压(3.3V)的条件。图7是在ESD冲击下，图2所示电路中Mbig的栅压(Vpmelic)和图4所示电路中Mbig的栅压(VpMp_d)随时间变化的示意图，当ESD冲击的瞬态和直流判定条件都满足后，本发明提出的电路结构中泄放器件的栅压将会被钳制到较高的水平，其关断由电源线上的电压下降到直流关断点电压水平来决定。从图7中可以看出:由于本发明提出的电路结构使用了瞬态触发来开启泄放晶体管，所以本发明中的泄放晶体管在ESD冲击来临时，比纯直流触发的保护电路更快的开启。同时，从纯直流的角度看，本发明提出的电路结构相当于给图2所示的泄放器件驱动信号添加了电压恢复电路，所以本发明提出的电路结构在ESD冲击下，泄放晶体管比图2所示电路结构有更高的栅压。图8模拟的是本发明提出的电路结构在一个上升时间为10ns、脉冲幅值为3.3V的高频低压噪声下，泄放器件栅压(Vgmbig)随时间的变化。从图8可以看出:泄放器件对这样一个高频噪声有短暂的响应，但并没有发生图5所示的闩锁现象。这是因为本发明提出电路泄放器件的开启状态是由直流判定条件来维持的，高频噪声虽然上升时间满足ESD冲击的瞬态判定条件，但由于其不满足直流判定条件，所以泄放器件只有由RC时间常数大小所决定的响应时间，在设计时，可以把瞬态RC时间常数设置得比较小，这样可以节省版图面积，同时减小对高频噪声的响应时间。图9所示是本发明提出的电路结构在正常上电时，泄放晶体管栅压随时间的变化情况，从图中可以看出:泄放晶体管此时的栅压很小，对应漏电流也很小，符合电源钳位ESD保护电路的设计要求。本发明实施方式提供的瞬态和直流同步触发型电源钳位ESD保护电路，通过瞬态触发模块来打开泄放器件，通过直流触发模块来维持泄放器件的导通，使得泄放器件由ESD冲击的瞬态判定条件触发，在ESD冲击来临时，能较好、较快的打开，同时，泄放器件的开启状态由ESD冲击的直流电压判定条件来维持，有效避免了快速上电和高频噪声引起的误触发和闩锁问题。以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于 本发明的范畴，本发明的专利保护范围应由权利要求限定。
权利要求
1.一种瞬态和直流同步触发型电源钳位ESD保护电路，其特征在于，包括:瞬态触发模块、直流电压触发模块以及泄放器件； 所述瞬态触发模块，与所述泄放器件相连接，用于根据获取到的脉冲的上升时间判定所述脉冲是否满足ESD冲击的瞬态判定条件，若是，则发送第一响应信号至所述泄放器件，所述第一响应信号用于打开所述泄放器件； 所述直流电压触发模块，与所述瞬态触发模块相连接，用于根据所述脉冲的幅值判定所述脉冲是否满足ESD冲击的直流电压判定条件，若是，则发送第二响应信号至所述瞬态触发模块，所述瞬态触发模块根据所述第二响应信号控制所述泄放器件保持开启状态； 所述泄放器件，用于泄放所述脉冲带来的静电电荷。
2.根据权利要求1所述的瞬态和直流同步触发型电源钳位ESD保护电路，其特征在于，所述瞬态触发模块包括=PMOS晶体管Mp2，NMOS晶体管Mn2与Mfb2,电阻R2以及电容C，其中，所述PMOS晶体管Mp2的栅极与所述NMOS晶体管Mn2的栅极相连，所述NMOS晶体管Mn2的源级接地，所述NMOS晶体管Mn2的漏极与所述PMOS晶体管Mp2的漏极相连，所述PMOS晶体管Mp2的源级与所述瞬态和直流同步触发型电源钳位ESD保护电路的电源管脚Vdd相连，所述NMOS晶体管Mfb2的源级接地，所述NMOS晶体管Mfb2的漏极与所述PMOS晶体管Mp2的栅极相连，所述电阻R2的一端与所述瞬态和直流同步触发型电源钳位ESD保护电路的电源管脚Vdd相连，所述电阻R2的另一端与所述PMOS晶体管Mp2的栅极相连，所述电容C的一端与所述PMOS晶体管Mp2的栅极相连，所述电容C的另一端接地。
3.根据权利要求2所述的瞬态和直流同步触发型电源钳位ESD保护电路，其特征在于，所述直流电压触发模块包括=PMOS晶体管Mpl，NMOS晶体管Mnl、Mfbl与Mn。，电阻R1,其中，所述PMOS晶体管Mpl的栅极与所述NMOS晶体管Mnl的栅极相连，所述NMOS晶体管Mnl的源级接地，所述NMOS晶体管Mnl的漏极与所述PMOS晶体管Mpl的漏极相连，所述PMOS晶体管Mpl的源级与所述瞬态和直流同步触发型电源钳位ESD保护电路的电源管脚Vdd相连，所述NMOS晶体管Mfbl的栅极与 所述PMOS晶体管Mpl的漏极相连,所述NMOS晶体管Mfbi的栅极还与所述NMOS晶体管Mfb2的栅级相连，所述NMOS晶体管Mfbl的源级接地，所述NMOS晶体管Mfbl的漏极与所述PMOS晶体管Mpl的栅极相连，所述NMOS晶体管Mn。的栅极与所述PMOS晶体管Mpl的栅极相连，所述NMOS晶体管Mn。的源级接地，所述NMOS晶体管Mn。的漏极与所述NMOS晶体管Mn。的栅极相连，所述电阻R1的一端与所述瞬态和直流同步触发型电源钳位ESD保护电路的电源管脚Vdd相连，所述电阻R1的另一端与所述NMOS晶体管Mn。的栅极相连。
4.根据权利要求2或3所述的瞬态和直流同步触发型电源钳位ESD保护电路，其特征在于，所述泄放器件为NMOS晶体管Mbig,所述NMOS晶体管Mbig的栅极与所述PMOS晶体管Mp2的漏极相连，所述NMOS晶体管Mbig的源级接地，所述NMOS晶体管Mbig的漏极与所述瞬态和直流同步触发型电源钳位ESD保护电路的电源管脚Vdd相连。
全文摘要
本发明提供了一种瞬态和直流同步触发型电源钳位ESD保护电路，该ESD保护电路包括瞬态触发模块、直流电压触发模块以及泄放器件，该瞬态触发模块分别与该直流电压触发模块和该泄放器件相连接。本发明提供的ESD保护电路在ESD冲击来临时，能较好、较快的打开，同时能够有效避免快速上电和高频噪声引起的误触发和闩锁问题。
文档编号H02H9/04GK103248033SQ201310169739
公开日2013年8月14日 申请日期2013年5月9日 优先权日2013年5月9日
发明者王源, 陆光易, 曹健, 贾嵩, 张钢刚, 张兴 申请人:北京大学