静电防护电路的制作方法
【专利摘要】本发明公开了一种静电防护电路，包括：并联连接于第一电源和第二电源之间的电流镜触发电路和静电保护电路。根据本发明的制造工艺形成的一种利用电流镜电路作为触发电路的静电防护电路，增强了触发电路的驱动能力，并且有效地降低对电容和电阻的设计面积的要求。
【专利说明】静电防护电路
【技术领域】
[0001]本发明涉及半导体集成芯片的ESD (Electronic Static Discharge,静电放电)保护【技术领域】，尤其涉及一种采用电流镜电路作为触发电路的静电防护电路。
【背景技术】
[0002]在IC (integrated circuit,集成电路)芯片的封装、测试、运输、制造等过程中，都会出现不同程度的静电放电事件。静电放电是指在一个集成电路浮接的情况下，大量的电荷从外向内灌入集成电路的瞬间过程。在集成电路放电时会产生数百甚至数千伏的等效高压，这会击穿集成电路中输入级的栅氧化层。随着超大规模集成电路工艺技术的不断提高，目前互补金属氧化物半导体(CMOS)集成电路已经进入超深亚微米阶段，MOS (金属氧化物半导体)器件的尺寸不断缩小，栅氧化层厚度越来越薄，其栅极的耐压能力显著下降，集成电路失效的产品中有35%是由于静电放电的问题所引起的，因此互补金属氧化物半导体集成电路的静电放电保护电路的设计越来越受到重视。
[0003]如图1所示，为目前常用的电源电路的静电防护电路110，电源电路的静电防护电路110由静电保护电路113和电容111、电阻112串联形成的触发电路组成的。
[0004]在现有技术中，通常采用增强电容和电阻触发电路驱动能力的方式来增强对静电保护电路的驱动能力，即增强电容和电阻触发电路通过多级反相器串联的方式放大驱动电流，来增强对静电保护电路的驱动能力。如图2所示，是目前现有技术中常用的电路电源的静电防护电路210，采用电容和电阻串联的触发电路驱动多级反相器的方式来驱动静电保护电路。该电路电源的静电防护电路210包括触发电路、多级反相器(包括反相器214、反相器215)和静电保护电路213，其中触发电路包括电容211和电阻212，同时电容211和电阻212串联形成。在正常条件下，电路中电容211和电阻212产生的触发信号驱动第一级反相器214，而反相器214产生更大的驱动信号来驱动下一级反相器，通过多级反相器来逐级增强驱动信号的强度，直到最后一级反相器215可以产生足够驱动静电保护电路213的驱动信号。
[0005]然而，在该电路电源的静电防护电路中，由于要保证静电事件发生过程中静电防护电路的工作，对电容的电容值和电阻的电阻值有一定的要求，即通常要求电容值和电阻值很大，并且在集成电路制造工艺过程中，电容和电阻的形成都会耗费很大的面积，因此增大了集成电路的制造成本。触发电路在通过串联的多级反相器放大驱动电流来驱动静电保护电路的过程中会需要多级反相器来逐级增强驱动信号，但多级反相器将导致驱动速度降低。通常对反相器级数有限制(通常为三级)，并且对反相器中器件尺寸的设计匹配存在比较高的要求。
[0006]因此，目前急需一种新的静电防护电路设计来增强触发电路的驱动能力，以减小电容和电阻的设计面积。
【发明内容】
[0007]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0008]为了解决现有技术中存在的问题，本发明提出了一种静电防护电路，包括:并联连接于第一电源和第二电源之间的电流镜触发电路和静电保护电路。
[0009]优选地，所述电流镜触发电路包括RC触发电路和电流镜电路。
[0010]优选地，所述RC触发电路包括串联连接的电阻和电容。
[0011]优选地，所述电流镜电路的第一端与所述第一电源相连接，所述电流镜电路的第二端与所述电容的第一端相连接，所述电流镜电路的第三端与所述电容的第二端相连接，所述电容的第二端与所述电阻的第一端相连接，所述电阻的第二端与所述第二电源相连接。
[0012]优选地，所述电流镜电路包括第一 PMOS管和第二 PMOS管。
[0013]优选地，所述第一 PMOS管的源极与所述第一电源相连接，所述第一 PMOS管的栅极和漏极与所述电容的第一端相连接，所述第一 PMOS管的栅极和所述第二 PMOS管的栅极相连接。
[0014]优选地，所述第二 PMOS管的源极与所述第一电源相连接，所述第二 PMOS管的栅极与所述电容的第一端相连接，所述第二 PMOS管的漏极与所述电容的第二端相连接。
[0015]优选地，所述静电保护电路的触发端与所述电流镜电路的第三端、所述电容的第二端和所述电阻的第一端相连接。
[0016]优选地，所述第二 PMOS管的沟道宽度为所述第一 PMOS管的沟道宽度的η倍。
[0017]优选地，所述η值大于等于5。
[0018]综上所示，根据本发明的制造工艺形成一种利用电流镜电路作为触发电路的静电防护电路，以有效地降低对电容和电阻设计面积的要求，增强触发电路的驱动能力。
【专利附图】
【附图说明】
[0019]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
[0020]图1为根据现有技术制作的电路电源的静电防护电路的结构示意图；
[0021]图2为根据现有技术制作的另一个电路电源的静电防护电路的结构示意图；
[0022]图3为根据本发明制作的利用电流镜电路作为触发电路的静电防护电路的结构示意图；
[0023]图4为现有的静电防护电路和本发明的静电防护电路中的触发电路的传输线测试图。
【具体实施方式】
[0024]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0025]为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何采用一种新的利用电流镜电路作为触发电路的静电防护电路，以有效地降低电容电阻的设计面积要求。显然本发明的较佳实施例详细的描述如下，然而去除这些详细描述外，本发明还可以具有其他实施方式。
[0026]本发明提出了一种新的利用电流镜电路作为触发电路的静电防护电路。图3为根据本发明制作的利用电流镜电路作为触发电路的静电防护电路。为了更为具体地描述本发明，下面结合图3及具体的一个实施方式对本发明的技术方案及其相关原理进行详细说明。
[0027]集成电路芯片通过电源管脚(power pads)或者输入输出管脚(I/O pads)与外界相联，通常外部的静电电荷可以通过半导集成电路上的任何一对接口(pin)进行放电。输入和输出接口一般有对应的静电放电防护电路。
[0028]如图3所示，一种利用电流镜电路作为触发电路的静电防护电路，该静电防护电路320包括连接第一电源的电源管脚VDD，连接第二电源的接地管脚VSS，以及并联连接于第一电源和第二电源之间的电流镜触发电路326和静电保护电路323。电流镜触发电路包括RC触发电路和电流镜电路，其中，电流镜电路包括PMOS管324和PMOS管325，RC触发电路包括电阻322和电容321。优选的，所述电流镜触发电路326包括电流镜电路和RC触发电路，其中，RC触发电路为串联连接的电容321和电阻322，电流镜电路为由PMOS管324和PMOS管325组成的电路。
[0029]连接第一电源的电源管脚VDD，用于连接电源以提供电源电压。
[0030]连接第二电源的接地管脚VSS，用于提供地电平。在触发电路326中的电流镜电路的第一端a与所述第一电源相连接，电流镜电路的第二端b与电容321的第一端Cl相连接，电流镜电路的第三端c与所述电容321的第二端C2相连接。
[0031]在触发电路326中电阻322和电容321串联形成，其中，电容321的第一端Cl与电流镜电路的第二端b相连接，电容321的第二端C2与电阻322的第一端R1、电流镜电路第三端c和静电保护电路323的触发端d相连接。电阻322的第一端Rl与电容321的第二端C2、电流镜电路第三端c以及静电保护电路323的触发端d相连接，电阻322的第二端R2与第二电源相连接。
[0032]在触发电路326中的电流镜电路，其包括PMOS管324和PMOS管325，其中，PMOS管324的源极与第一电源相连接，PMOS管324的漏极和栅极与电容321的第一端Cl相连接，PMOS管324的栅极和PMOS管325的栅极相连接。PMOS管325的源极与第一电源相连接，PMOS管325的栅极与电容321的第一端Cl相连接，PMOS管325的漏极与静电保护电路323的触发端d、电容321的第二端C2以及电阻322的第一端Rl相连接。
[0033]静电保护电路323可以为MOS管静电保护电路或结构、可控硅静电保护电路或者结构。静电保护电路的触发端d与电流镜电路第三端C、电容321的第二端C2以及电阻322的第一端Rl的连接点相连接。静电保护电路323的第一端e与第一电源相连接，静电保护电路323的第二端f与第二电源相连接。
[0034]根据电流镜电路的工作原理，It2=(W325ZL325 )/ (W324/L324 )*Itl，其中 W325/L325 为 PMOS管325的宽长比，W324/L324为PMOS管324的宽长比，It2为流过PMOS管325的电流，Itl为流过PMOS管324的电流。当PMOS管325与PMOS管324处于相同的工作状态，如果PMOS管325与PMOS管324采用相同的设计，即PMOS管325与PMOS管324的沟道宽度(W)和沟道长度(L)均相同，那么流过PMOS管325与PMOS管324的电流时相同的。在本实施例中，需要得到相比现有技术更大的触发信号电流，即得到更大的It2电流，因此，需要增大PMOS管325的沟道宽度(W)，沟道长度(L)保持不变，以使PMOS管325的沟道宽度为PMOS管324的沟道宽度的η倍，η值大于等于5，其中η值优选10。最终得到流过PMOS管325的It2电流为PMOS管324的电流Itl的η倍。触发电路提供了更大的触发信号电流It2。
[0035]当静电放电事件发生时，即突然出现一个电源到地(VDD-to-VSS)的高压脉冲。通常来说，静电放电脉冲可以施加I/o焊垫和电源轨条类似，静电放电也可以发生在各个电源轨道之间。静电放电的放电时间为持续时间小于一微秒的短暂瞬态时间，而且通常静电放电的应力脉冲的上升时间小于纳秒。作为一个实例，静电防护电路为了保证较小的Re常数，则需要使电阻322阻值为12ΚΩ，电容321的容值为0.74pF。当静电放电事件发生时，由于电压的变化，会在电容321上产生充电电流Itl，充电电流由PMOS管324的电流Itl提供。其中，PMOS管325的沟道宽度为PMOS管324的沟道宽度的η倍。同时，基于电流镜电路的工作原理，可以在PMOS管325上得到电流为It2，电流It2为触发信号电流，其为的Iu电流的η倍。触发信号电流It2具有很大的电流值，以保证其能触发静电保护电路323，泄放静电放电电流。
[0036]作为一个实例，静电保护电路323为MOS管静电保护电路，例如，所述MOS管为?OS,所述NMOS管的漏极与正电源VDD连接，源极与地电平VSS连接，栅极与所述电阻、电容的连接节点和电流镜电路的第三端相连接。当静电放电产生时，NMOS的工作状态为NMOS管的栅极通过电流镜触发电路的充电电流，迅速升高电位，使得NMOS的沟道打开，NMOS管在此工作状态下具有更高的衬底电流，使得NMOS寄生的PNP三极管的基极(NMOS的衬底)与发射极(NM0S的源极)的PN结产生一定的偏压，这个偏压与衬底电流和衬底电阻有关。当静电电压达到一定值时产生足够大衬底电流使寄生NPN三极管导通进行静电流泄流。
[0037]MOS管与可控硅泄放电荷的能力不同，当需要泄放相同的电荷时，需要NMOS管的有效栅极结构为可控硅的有效栅极的四倍。根据本发明的另一个实例，静电保护电路323为可控硅静电保护电路，可控硅电路包括可控硅的阳极、可控硅电路的基极和可控硅电路的阴极。可控硅电路的阳极为构成可控硅电路的PNP型双极晶体管的发射极，所述可控硅电路的阳极连接于正电源VDD。可控硅电路的阴极为构成可控硅电路的NPN型双极晶体管的发射极连接于地电平VSS。可控硅电路的基极为PNP型双极晶体管的集电极和NPN型双极晶体管的基极之间的连接点。触发电路的输出端设置在上述可控硅电路的阳极和基极之间。
[0038]与上一实施例类似地，当静电放电事件发生时，由于电压的变化，会在电容321上产生充电电流Itl，充电电流由PMOS管324的电流Itl提供。其中，PMOS管325的沟道宽度为PMOS管324的沟道宽度的η倍。同时，基于电流镜电路的工作原理，可以在PMOS管325上得到电流为It2，电流It2为触发信号电流，其为的Itl电流的η倍。触发信号电流It2具有很大的电流值，以保证其能触发可控硅电路，泄放静电放电电流。
[0039]图4是现有的静电防护电路和本发明的静电防护电路的传输线脉冲(Transmiss1n line pulse, TLP)测试图。
[0040]TLP表示传输线脉冲测试是一种短脉冲来测量集成电路内的静电放电防护电路电流/电压特性的方法。TLP测试时先从小电压脉冲开始，随后连续增加直到获得足够的数据点，做出完整的I/V曲线。如图4为TLP测试显示的测试数据，可以看出，根据本发明设计的静电防护电路的触发电路在电容值为0.74pF，电阻值为12ΚΩ的情况下，与根据现有技术设计的静电防护电路的触发电路在电容值为4.274pF，电阻值为21.2ΚΩ的情况下，两者触发电路的驱动能力比较相近。从图4中还可以看出，根据本发明和现有技术设计的具有相同电容值和电阻值的触发电路的情况下(电压范围为3V?6V)，其中电容值为0.74pF，电阻值为12ΚΩ，根据本发明设计的静电防护电路的触发电路的驱动能力更强。
[0041]综上所示，本发明提出了利用电流镜电路作为触发电路的静电防护电路，根据本发明制作的静电防护电路，可以有效的降低对电容和电阻的设计面积要求。
[0042]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。
【权利要求】
1.一种静电防护电路，包括:并联连接于第一电源和第二电源之间的电流镜触发电路和静电保护电路。
2.根据权利要求1所述的静电防护电路，其特征在于，所述电流镜触发电路包括RC触发电路和电流镜电路。
3.根据权利要求2所述的静电防护电路，其特征在于，所述RC触发电路包括串联连接的电阻和电容。
4.根据权利要求3所述的静电防护电路，其特征在于，所述电流镜电路的第一端与所述第一电源相连接，所述电流镜电路的第二端与所述电容的第一端相连接，所述电流镜电路的第三端与所述电容的第二端相连接，所述电容的第二端与所述电阻的第一端相连接，所述电阻的第二端与所述第二电源相连接。
5.根据权利要求2或4所述的静电防护电路，其特征在于，所述电流镜电路包括第一PMOS管和第二 PMOS管。
6.根据权利要求5所述的静电防护电路，其特征在于，所述第一PMOS管的源极与所述第一电源相连接，所述第一 PMOS管的栅极和漏极与所述电容的第一端相连接，所述第一PMOS管的栅极和所述第二 PMOS管的栅极相连接。
7.根据权利要求5所述的静电防护电路，其特征在于，所述第二PMOS管的源极与所述第一电源相连接，所述第二 PMOS管的栅极与所述电容的第一端相连接，所述第二 PMOS管的漏极与所述电容的第二端相连接。
8.根据权利要求7所述的静电防护电路，其特征在于，所述静电保护电路的触发端与所述电流镜电路的第三端、所述电容的第二端和所述电阻的第一端相连接。
9.根据权利要求5所述的静电防护电路，其特征在于，所述第二PMOS管的沟道宽度为所述第一 PMOS管的沟道宽度的η倍。
10.根据权利要求9所述的静电防护电路，其特征在于，所述η值大于等于5。
【文档编号】H02H9/04GK104242280SQ201310231677
【公开日】2014年12月24日 申请日期:2013年6月9日 优先权日:2013年6月9日
【发明者】代萌, 蔡小五, 张莉菲, 甘正浩, 俞少峰 申请人:中芯国际集成电路制造(上海)有限公司