一种功率因数校正电路的制作方法

本实用新型属于开关电源技术领域，特别涉及一种功率因数校正电路。

背景技术：

功率因数校正(PFC)电路属于电力电子领域，主要应用于开关电源BOOST升压电路中。其中，开关电源应用于通信、医疗、工控、铁路、电梯、LED照明、家电等行业。目前，功率因数校正(PFC)电路，主要分为以下两种：一种为被动式PFC(也称无源PFC)和主动式PFC(也称有源式PFC)。

传统的，在功率因数校正电路中，其单MOS驱动电路相对简单，MOS管本身的损耗比较大，及散热问题；仅适合于相同拓扑结构的小功率电源。在功率因数校正电路中，其双MOS管并联驱动电路，可适应用于大功率开关电源的电路中。

然而，在功率因数校正电路中，其双MOSFET并联驱动电路，存在电路可靠性差、印制电路板设计难度，以及难以实现了双MOS管的同步导通和关断等缺陷。

技术实现要素：

本实用新型的目的在于提供一种功率因数校正电路，有效地解决了电路可靠性差、印制电路板设计难度，以及难以实现了双MOS管的同步导通和关断的问题。

本实用新型提供的技术方案如下：

本实用新型提供一种功率因数校正电路，包括：欠压保护子电路，用于保护输入电路；开关控制子电路，所述开关控制子电路的输入端与所述欠压保护子电路的输出端电连接；PWM控制子电路，所述PWM控制子电路的输入端与所述欠压保护子电路的输出端电连接，所述PWM控制子电路的输出端与所述开关控制子电路的输入端电连接；过流保护子电路，所述过流保护子电路的输入端与所述开关控制子电路的输出端电连接，所述过流保护子电路的输出端与所述PWM控制子电路的输入端电连接；过压保护子电路，所述过压保护子电路的输入端与所述开关控制子电路的输出端电连接，所述过压保护子电路的输出端与所述PWM控制子电路的输入端电连接。

进一步，还包括：交流电源、电源滤波器和电源整流器，所述交流电源的输出端通过所述电源滤波器与所述电源整流器的输入端电连接，所述电源整流器的输出端与所述欠压保护子电路的输入端电连接。

进一步，所述欠压保护子电路包括：整流桥、第一欠压保护电容，所述第一欠压保护电容并接在所述整流桥的输出端之间；所述第一欠压保护电容的两端分别与所述开关控制子电路的输入端电连接；所述第一欠压保护电容的一端还通过第一欠压保护电阻、第一欠压保护二极管与所述PWM控制子电路的输入端电连接；所述PWM控制子电路的输入端还通过第二欠压保护电容接地，所述PWM控制子电路的输入端还通过第二欠压保护电阻接地。

进一步，所述开关控制子电路包括：第一场效应晶体管、第二场效应晶体管，所述第一场效应晶体管的漏极与升压电感的一端电连接，所述升压电感的另一端与所述欠压保护子电路的正输出端电连接；所述第一场效应晶体管的漏极还与所述第二场效应晶体管的漏极电连接，所述第二场效应晶体管的漏极还与第一开关二极管的阳极电连接；所述第一开关二极管的阳极还通过第一开关电阻、第一开关电容与所述第一开关二极管的阴极电连接；所述第一开关二极管的阴极还与所述第二开关二极管的阴极电连接，所述第二开关二极管的阳极与所述升压电感的另一端电连接；所述第一场效应晶体管的栅极与所述第二场效应晶体管的栅极电连接，所述第一场效应晶体管的栅极还通过第二开关电阻与所述第一场效应晶体管的源极电连接；所述第一场效应晶体管的源极还与所述欠压保护子电路的负输出端电连接；所述第二场效应晶体管的栅极通过第三开关电阻与所述第二场效应晶体管的源极电连接；所述第一场效应晶体管的源极还与所述第二场效应晶体管的源极电连接；所述第二场效应晶体管的源极还接地。

进一步，所述过压保护子电路包括：过压保护电容、第一过压保护电阻、第二过压保护电阻，所述过压保护电容并接在所述开关控制子电路的输出端上；所述过压保护电容的一端还与所述第一过压保护电阻的一端电连接，所述第一过压保护电阻的另一端通过所述第二过压保护电阻与所述过压保护电容的另一端电连接；所述第一过压保护电阻的另一端还与所述PWM控制子电路的输入端电连接。

进一步，所述过流保护子电路包括：第一过流保护电阻、第二过流保护电阻，所述第一过流保护电阻的一端与所述开关控制子电路的输入端电连接，所述第一过流保护电阻的另一端与所述欠压保护子电路的负输出端电连接；所述第一过流保护电阻的另一端还通过所述第二过流保护电阻与所述PWM控制子电路的输入端电连接。

进一步，所述PWM控制子电路包括：控制芯片ICE2PCS02/G，所述控制芯片ICE2PCS02/G的欠压输入端与所述欠压保护子电路的输出端电连接；所述控制芯片ICE2PCS02/G的PWM波输出端通过限流电阻与所述开关控制子电路的输入端电连接；所述控制芯片ICE2PCS02/G的电压反馈输入端与所述过压保护子电路的输出端电连接；所述控制芯片ICE2PCS02/G的电流反馈输入端与所述过流保护子电路的输出端电连接；所述控制芯片ICE2PCS02/G的电流补偿端通过补偿电容接地；所述控制芯片ICE2PCS02/G的电压输出补偿端依次通过偏置电阻、偏置电容接地，所述控制芯片ICE2PCS02/G的电压输出补偿端还通过旁路电容接地。

与现有技术相比，本实用新型具有以下优点：

1、本实用新型中在功率因数校正电路中采用双MOS管并联设计，增大了电源的输出功率，提高了电路的可靠性，降低了MOS管的电流应力。利用PWM控制子电路，实现了MOS管的同步导通和关断，解决了以往的单只MOS管承受的电流应力和并联MOS管不同步导通的问题，以及并联MOS管的导通电流平均分配。

2、本实用新型中利用CCM模式控制芯片(ICE2PCS02)，控制PWM波形输出固定的65KHZ频率。当控制芯片ICE2PCS02/G的PWM波输出端GATE输出PWM时，使得并联的MOS管Q1和Q2同时导通和关断，解决了以往的单只MOS管承受的电流应力和并联MOS管不同步导通的问题。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对一种功率因数校正电路的上述特性、技术特征、优点及其实现方式予以进一步说明。

图1是本实用新型中一种功率因数校正电路的电路框图；

图2是本实用新型中欠压保护子电路的电路原理图；

图3是本实用新型中开关控制子电路的电路原理图；

图4是本实用新型中开关控制子电路、过流保护子电路、过压保护子电路和部分PWM控制子电路的电路原理图；

图5是本实用新型中开关控制子电路、过压保护子电路和部分PWM控制子电路的电路原理图；

图6是本实用新型中电源滤波器的电路原理图；

图7是本实用新型中PWM控制子电路输出的PWM波和斜坡补偿的示意图。

附图标号说明：

10—电源滤波器 20—电源整流器

30—欠压保护子电路 40—开关控制子电路

50—PWM控制子电路 60—过流保护子电路

70—过压保护子电路

具体实施方式

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对照附图说明本实用新型的具体实施方式。显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中只示意性地表示出了与本实用新型相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

如图1～图7所示，根据本实用新型的一个实施例，一种功率因数校正电路，包括：欠压保护子电路30，用于保护输入电路。开关控制子电路40，所述开关控制子电路40的输入端与所述欠压保护子电路30的输出端电连接。PWM控制子电路50，所述PWM控制子电路50的输入端与所述欠压保护子电路30的输出端电连接，所述PWM控制子电路50的输出端与所述开关控制子电路40的输入端电连接。过流保护子电路60，所述过流保护子电路60的输入端与所述开关控制子电路40的输出端电连接，所述过流保护子电路60的输出端与所述PWM控制子电路50的输入端电连接。过压保护子电路70，所述过压保护子电路70的输入端与所述开关控制子电路40的输出端电连接，所述过压保护子电路70的输出端与所述PWM控制子电路50的输入端电连接。

针对上述实施例的改进，本实施例中，还包括：交流电源、电源滤波器10和电源整流器20，所述交流电源的输出端通过所述电源滤波器10与所述电源整流器20的输入端电连接，所述电源整流器20的输出端与所述欠压保护子电路30的输入端电连接。所述交流电源为85～264V、50～60HZ的交流电源。其中，整流器型号为D15XB60，主要包括X电容CX1、Y电容CY3、CY4及共模电感L1；如图6所示。

针对上述实施例的改进，本实施例中，所述欠压保护子电路30包括：整流桥和第一欠压保护电容，所述整流桥由二极管D2、二极管D3、二极管D4和二极管D5组成，所述二极管D2的阳极与所述二极管D3的阴极电连接后形成所述欠压保护子电路30的正输入端。所述二极管D4的阳极与所述二极管D5的阴极电连接后形成所述欠压保护子电路30的负输入端。所述二极管D2的阴极与所述二极管D4的阴极电连接后、与第一欠压保护电容C1的一端电连接；所述第一欠压保护电容C1的一端还通过第一欠压保护电阻R8、第一欠压保护二极管D7与所述PWM控制子电路50的输入端(控制芯片ICE2PCS02/G的欠压输入端VINS)电连接。所述PWM控制子电路50的输入端(控制芯片ICE2PCS02/G的欠压输入端VINS)还通过第二欠压保护电容C6接地，所述PWM控制子电路50的输入端(控制芯片ICE2PCS02/G的欠压输入端VINS)还通过第二欠压保护电阻R9接地。所述二极管D3的阳极与所述二极管D5的阳极电连接后、并与所述第一欠压保护电容C1的另一端电连接；第一欠压保护电容C1的两端形成所述欠压保护子电路30的输出端，所述第一欠压保护电容C1的一端通过升压电感L1与所述开关控制子电路40的一输入端(第一场效应晶体管Q1的漏极)电连接，所述第一欠压电容C1的另一端与所述开关控制子电路40的另一输入端(第一场效应晶体管Q1的源极)电连接。

针对上述实施例的改进，本实施例中，所述开关控制子电路40包括：第一场效应晶体管Q1、第二场效应晶体管Q2，所述第一场效应晶体管Q1的漏极与升压电感L1的一端电连接，所述升压电感L1的另一端与所述欠压保护子电路30的正输出端(第一欠压电容C1的一端)电连接。所述第一场效应晶体管Q1的漏极还与所述第二场效应晶体管Q2的漏极电连接，所述第二场效应晶体管Q2的漏极还与第一开关二极管D1的阳极电连接。所述第一开关二极管D1的阳极还通过第一开关电阻R4、第一开关电容C3与所述第一开关二极管D1的阴极电连接并构成RC吸收电路。所述第一开关二极管D1的阴极还与所述第二开关二极管D2的阴极电连接，所述第二开关二极管D2的阳极与所述升压电感L1的另一端电连接并构成防开机浪涌旁路电路。所述第一场效应晶体管Q1的栅极与所述第二场效应晶体管Q2的栅极电连接，所述第一场效应晶体管Q1的栅极还通过第二开关电阻R5与所述第一场效应晶体管Q1的源极电连接；所述第一场效应晶体管Q1的源极还与所述欠压保护子电路30的负输出端(第一欠压电容C1的另一端)电连接。所述第二场效应晶体管Q2的栅极通过第三开关电阻R6与所述第二场效应晶体管Q2的源极电连接；所述第一场效应晶体管Q1的源极还与所述第二场效应晶体管Q2的源极电连接；所述第二场效应晶体管Q2的源极接地。

针对上述实施例的改进，本实施例中，所述PWM控制子电路50包括：控制芯片ICE2PCS02/G，所述控制芯片ICE2PCS02/G的欠压输入端VINS与所述欠压保护子电路30的输出端电连接。所述控制芯片ICE2PCS02/G的PWM波输出端GATE通过分压电阻R7与所述开关控制子电路40的输入端(所述第一场效应晶体管Q1的源极还与所述第二场效应晶体管Q2的源极电连接)电连接。所述控制芯片ICE2PCS02/G的电压反馈输入端VSENSE与所述过压保护子电路70的输出端电连接。所述控制芯片ICE2PCS02/G的电流反馈输入端ISENSE与所述过流保护子电路60的输出端电连接。所述控制芯片ICE2PCS02/G的电流补偿端ICOMP通过补偿电容接地。所述控制芯片ICE2PCS02/G的电压输出补偿端VCOMP依次通过偏置电阻、偏置电容接地，所述控制芯片ICE2PCS02/G的电压输出补偿端VCOMP还通过旁路电容接地。

针对上述实施例的改进，本实施例中，所述过压保护子电路70包括：过压保护电容C2、第一过压保护电阻R1、第二过压保护电阻R2，所述过压保护电容C2并接在所述开关控制子电路40的输出端上。所述过压保护电容C2的一端还与所述第一过压保护电阻R1的一端电连接，所述第一过压保护电阻R1的另一端通过所述第二过压保护电阻R2与所述过压保护电容C2的另一端电连接。所述第一过压保护电阻R1的另一端还与所述PWM控制子电路50的输入端(控制芯片ICE2PCS02/G的电压反馈输入端VSENSE)电连接。

针对上述实施例的改进，本实施例中，所述过流保护子电路60包括：第一过流保护电阻R3、第二过流保护电阻R4，所述第一过流保护电阻R3的一端与所述开关控制子电路40的输出端(第一场效应晶体管Q1)的源极电连接，所述第一过流保护电阻R3的另一端与所述欠压保护子电路30的负输出端(第一欠压电容C1的另一端)电连接。所述第一过流保护电阻R3的另一端还通过所述第二过流保护电阻R4与所述PWM控制子电路50的输入端(控制芯片ICE2PCS02/G的电流反馈输入端ISENSE)电连接。

本功率因数校正电路的工作原理如下：

首先给PWM控制子电路50中的控制芯片ICE2PCS02/GVCC供电，达到控制芯片ICE2PCS02/G的阈值电压时，则控制芯片ICE2PCS02/G的内部乘法器电路开始工作。

交流电源经过过滤、整流后，向开关子电路输出电压，通过D1，R1和R2采样送给控制芯片ICE2PCS02/G的Vsense引脚和内部的电压源比较，检测输入电压欠压保护(如图2所示)。

输出过流(OCP)保护，在主回路的地线上串联功率电阻R3，采样负压和内部电压源比较，是否启动保护线路(如图4所示)。

PFC输出过压(OVP)保护，采样输出电容C2上的电压，通过分压电阻R1和R2送到控制芯片ICE2PCS02/G的VSENSE引脚同内部的基准源比较。若采样的电压超过基准源的电压，则触发输出过压(OVP)保护(如图4所示)；

当控制芯片ICE2PCS02/G的驱动脚GATE输出PWM时，则并联的MOS管Q1和Q2同时导通和关断(如图5所示)。

双MOSFET并联技术除了对器件的一致性要求严格，另外，对PCB线路板设计走线也有相当高的要求，尤其是驱动线路的阻抗匹配问题。两只MOS管并联的三个管脚(G、D、S)、处在PCB布线的长度和线宽相等。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。