AC电流。
[0030]参照图6A?6F和图7A和图7B，根据FET 106和FET 107的接通或关断状态来描述初级绕组116中的AC电流的流动。
[0031 ] 顺序1:图6A所示的状态
[0032]图6A所示的状态指示FET 106的接通状态和FET 107的关断状态。在这种状态下，电流在初级平滑电容器105 — FET 106 —变压器115的初级绕组116 —用于电流共振的电容器108 —初级平滑电容器105的路径中流动。
[0033]顺序2:图6B所示的状态
[0034]当图6A所示的状态变为图6B所示的状态时，FET 106被设为关断状态，并且FET107被设为关断状态。在这种状态中，即使当FET106从接通状态变为关断状态时，电源也操作为保持流过变压器115的初级绕组116的电流。电流在变压器115的初级绕组116 —用于电流共振的电容器108 —包含于FET 107中的寄生二极管107a的路径中流动。
[0035]顺序3:图6C所示的状态
[0036]图6C的状态指示FET 106的关断状态和FET 107的接通状态。在这种状态中，即使当FET 107在顺序2的状态中被设为接通状态时，电流也继续在变压器115的初级绕组116 —用于电流共振的电容器108 —包含于FET 107中的寄生二极管107a的路径中流动。
[0037]顺序4:图6D所示的状态
[0038]图6D所示的状态仍继续图6C所示的状态，S卩，FET 106处于关断状态中，并且FET107处于接通状态中。在这种状态中，通过变压器115的泄漏电感和用于电流共振的电容器108的共振操作，电流的流动逐渐变为用于电流共振的电容器108 —变压器115的初级绕组116 — FET 107的路径。
[0039]顺序5:图6E所示的状态
[0040]图6E所示的状态指示FET 106的关断状态和FET 107的关断状态。在这种状态中，即使当FET 107在顺序3的状态中被关断时，电源也操作为保持流过变压器115的初级绕组116的电流。电流在变压器115的初级绕组116 —包含于FET 106中的寄生二极管106a —初级平滑电容器105的路径中流动。
[0041 ] 顺序6:图6F所示的状态
[0042]图6F所示的状态指示FET 106的接通状态和FET 107的关断状态。在这种情况下，即使当FET 106在顺序5的状态中被接通时，电流也继续在变压器115的初级绕组116 —包含于FET 106中的寄生二极管106a —初级平滑电容器105的路径中流动。
[0043]顺序7:再次，图6A所示的状态
[0044]图6A所示的状态被再次设定，S卩，FET 106仍处于接通状态，并且FET 107处于关断状态。在这种状态中，通过变压器115的泄漏电感和用于电流共振的电容器108的共振操作，电流的流动逐渐变为初级平滑电容器105 — FET 106 —变压器115的初级绕组116 —用于电流共振的电容器108 —初级平滑电容器105的路径。
[0045]已描述了 FET 106和FET 107的接通和关断状态的变化以及电流的流动。
[0046]图7A和图7B以FET 106和FET 107的漏电流波形示出以上参照图6A?6F描述的操作。图7A和图7B所不的电流波形指不状态(顺序I?7)之间的对应关系。
[0047]如图7A和图7B所示，AC电流通过变压器115的初级绕组116沿正向和反向流动。因此，在变压器115的次级绕组118和119处感应AC电压。AC电压通过包括两个整流二极管120和121以及平滑电容器122的整流和平滑化电路而被整流和平滑化，并且，DC电源电压从电压输出单兀127被输出。
[0048]来自电压输出单元127的电压被调节电阻器125和126分压，并且，分压的电压被输入到分路调节器124。然后，根据输入电压产生反馈信号，并且，反馈信号通过光耦合器123被反馈到电源控制IC 110的反馈(FB)端子。电源控制IC 110基于反馈信号控制FET106和FET 107 二者的开关定时(接通/关断时间和接通/关断定时)，由此使得电压输出单元127能够输出稳定的DC电压。
[0049]下面描述电流共振电源中的低电压检测电路的操作。电流共振电源具有通过检测从商用电源输入的AC电压为低而防止过电流的功能。
[0050]再次描述低电压检测的目的。第一个目的是，保护诸如FET 106、FET 107、变压器115和用于电流共振的电容器108之类的电路元件免于过电流状态。随着AC输入电压变得较低，由于电源操作为使变压器的次级侧的输出保持恒定，因此变压器的初级侧的电流变高。作为结果，初级侧的各电路元件会超过额定值(破坏强度)，以被设定在过电流状态中。因此，为了保护初级侧的电路元件免于过电流状态，执行控制以停止开关操作。第二个目的是，防止贯通电流流向FET 106和FET 107。参照图8A?8D和图9A和图9B，描述当贯通电流流向FET 106和FET 107时的操作。
[0051 ] 顺序1:图8A所示的状态
[0052]在该状态中，在FET 106的接通状态中，电流沿图示的箭头方向流动。但是，AC输入电压较低，因此，FET的接通时段变得比正常操作期间的接通时段长。这是由于，如上所述，如上面描述的那样当AC输入电压比正常操作期间的电压低时，电源控制IC操作为使变压器的次级侧的输出保持恒定，从而延长FET 106的接通时段。
[0053]顺序2:图8B所示的状态
[0054]FET 106的较长的接通时段导致共振电流在箭头方向上的变化。FET 106仍处于接通状态。这种情况下的电流流过包含于FET 106中的寄生二极管106a。
[0055]顺序3:图8C所示的状态
[0056]即使当FET 106被关断时，电流也继续沿箭头方向流过包含于FET 106中的寄生二极管。
[0057]顺序4:图8D所示的状态
[0058]在FET 107被接通的同时，包含于FET 106中的寄生二极管106a开始反向恢复。但是，由于反向恢复期间的反向的电流，贯通电流沿箭头方向流动。
[0059]如上所述，当AC输入电压比正常操作期间的电压低时，贯通电流会流动。
[0060]图9A和图9B以FET 106和FET 107的漏电流波形示出贯通电流流动时的状态。如图9A和图9B所示，当AC输入电压低时，FET106和FET 107被接通，由此导致贯通电流的流动。
[0061]如上所述，为了实现这两个目的，S卩，1:防止由过电流状态导致的电路元件的破坏，以及2:防止贯通电流流向FET，必须安装用于检测AC输入电压是否低的低电压检测电路。
[0062]在本示例性实施例中，通过检测FET 107的漏极和源极之间的电压来执行AC输入电压的低电压检测。只要FET 106和FET 107不在执行开关操作，检测FET 107的漏极和源极之间的电压就防止通过检测电路消耗电力。本实施例利用该特征以实现比常规的电流共振电源的节电更好的节电。
[0063]输入到电源控制IC 110的VSEN端子以检测AC输入电压的电压是FET 107的漏极和源极之间的电压。在本示例性实施例中，通过借助包括二极管201、电阻器202、电阻器203和电容器204的电压检测电路来整流、平滑化和分割电压，获取FET 107的漏极和源极之间的电压。得到的电压被输入到VSEN端子。正常操作期间的FET 107的漏极和源极之间的电压波形是以正供给线电势(初级平滑电容器105的+端子电压的电势)作为其峰值电压并且周期与FET 107的开关周期相同的矩形波。
[0064]通过下式(I)近似地计算跨着电阻器203产生的电压Vacr:
[0065]Vacr = ((R203/(R203+R202))X Vdch X on_DUTY)/(on_DUTY+R/R203 X off_DUTY)...(I)
[0066]R203:电阻器203的电阻值
[0067]R202:电阻器202的电阻值
[0068]R:电阻器202和电阻器203的并联组合电阻
[0