专利名称：驱动电路的制作方法
技术领域：
本发明涉及一种驱动电路，特别是适于驱动电容性负载的驱动电路。
图13是表示特开平11-119750号公报所公开的液晶显示装置的驱动电路构成的一个例子的示意图。参照图13可知，该驱动电路由以下元件构成N沟道MOS晶体管1011，其源极通过开关1031与输入端子T1连接，其栅极和漏极连接在一起；开关1032，连接在N沟道MOS晶体管1011的漏极和高电位电源VDD之间 N沟道MOS晶体管1012，其栅极与N沟道MOS晶体管1011的栅极连接在一起(连接节点的电压为V10)，其漏极通过开关1033与高电位电源VDD连接在一起；P沟道MOS晶体管1021，其源极通过开关1041与输入端子T1连接，其栅极和漏极连接在一起；开关1042，连接在P沟道MOS晶体管1021的漏极和低电位电源VSS之间；P沟道MOS晶体管1022，其栅极与P沟道MOS晶体管1021的栅极连接在一起(连接节点的电压为V20)，其漏极通过开关1043与低电位电源VSS连接在一起。N沟道MOS晶体管1012的源极和P沟道MOS晶体管1022的源极连接在一起，并且都与输出端子T2连接。此外，作为预充放电装置，还包括连接在输出端子T2和高电位电源VDD之间的开关1044，以及连接在输出端子T2和低电位电源VSS之间的开关1034。
图14(a)是表示如图13所示的现有驱动电路的开关控制动作的时序图。图14(b)是表示如图13所示的现有驱动电路的内部节点V10、V20、输出电压Vout的电压波形的示意图。
参照图13和图14，对现有的驱动电路的开关控制动作进行说明。首先，在时刻t0使开关1032、1034导通，进入预充电模式。其结果使输出电压Vout下降。在这种状态下，由于开关1031、1032分别处于断开、导通状态，所以晶体管1011、1012的栅极的偏压为电源电压VDD。
接下来，在时刻t1分别使开关1031、1032导通、断开。其结果是，由于晶体管1011的作用，偏压变化为由输入电压Vin仅偏离晶体管1011的阈值Vth1011的电压。即，偏压V10为V10＝Vin+Vth1011。晶体管的阈值Vth是以源极为基准的电位表示的。
接下来，在时刻t2使开关1034断开，预充电模式结束，使开关1033导通。在这种状态下，由于晶体管1012起源极跟随器的作用，所以输出电压Vout变化为由晶体管1012的栅极偏压V10仅偏离N沟道MOS晶体管1012的阈值电压Vth1012的电压。即，输出电压Vout为Vout＝V10-Vth1012＝Vin+Vth1011-Vth1012。
其中，如果Vth1011≈Vth1012，则Vout≈Vin，输出电压Vout与输入电压Vin大致相等。
在时刻t0′(＝t3)，使开关1042、1444导通，进入预充电模式。其结果使输出电压Vout升高。在这种状态下，由于开关1041、1042分别处于断开、导通状态，所以晶体管1021、1022的栅极的偏压V20为电源电压VSS。
接下来，在时刻t1′分别使开关1041、1042导通、断开。其结果是，由于晶体管1021的作用，偏压变化为由输入电压Vin仅偏离P沟道MOS晶体管1021的阈值Vth1021的电压。即，偏压V20为V20＝Vin+Vth1021。
接下来，在时刻t2′分别使开关1044、1043断开、导通，预充电模式结束。在这种状态下，由于晶体管1022起到源极跟随器的作用，所以输出电压Vout变化为由晶体管1022的栅极偏压V20仅偏离晶体管1022的阈值电压Vth1022的电压。即，输出电压Vout为Vout＝V20-Vth1022＝Vin+Vth1021-Vth1022。
其中，如果P沟道MOS晶体管1021、1022的阈值电压Vth1021≈Vth1022，则Vout≈Vin，输出电压Vout与输入电压Vin大致相等。在实际的LSI制造工艺中，虽然MOS晶体管的阈值电压多少有一些偏差，但通过在集成电路中使晶体管1011、1012、1021、1022彼此接近并且以相同尺寸形成，可以较容易地实现Vth1011≈Vth1012、Vth1021≈Vth1022。因此，可以使输出电压Vout和输入电压Vin相等，并且通过作为源极跟随器来动作，能以大电流的供给能力来驱动数据线DL。
虽然该驱动电路的晶体管1012、1022分别作为源极跟随器而动作，仅在充电、放电时流过电流，功率消耗低，但难以快速地将输出电压Vout驱动到与输入电压Vin相等的电压。这是由于当晶体管作为源极跟随器动作时，实际上大多数晶体管具有当栅极和源极之间的电压到达阈值电压附近时的电流驱动能力变小的特性，因此在源极跟随器动作中，从栅极和源极之间的电压到达阈值电压附近直到稳定下来需要很长时间。
图15表示特开2000-338461号公报所记载的驱动电路(参照该公报图9)，该驱动电路通过对源极跟随器型驱动电路减小电流控制，可以实现快速驱动和高精度的电压输出。
参照图15可知，该现有的驱动电路由以下元件构成N沟道MOS晶体管1011，其源极通过开关1031与输入端子T1连接，其栅极和漏极连接在一起；电流源1013(电流I11)，连接在N沟道MOS晶体管1011的漏极和高电位电源VDD之间；N沟道MOS晶体管1012，其栅极与N沟道MOS晶体管1011的栅极连接，其漏极通过开关1033与高电位电源VDD连接；开关1032，连接在N沟道MOS晶体管1011、1012的共同栅极和高电位电源VDD之间；P沟道MOS晶体管1021，其源极通过开关1041与输入端子T1连接，其栅极和漏极连接在一起；电流源1023(电流I21)，连接在P沟道MOS晶体管1021的漏极和低电位电源VSS之间；P沟道MOS晶体管1022，其栅极与P沟道MOS晶体管1021的栅极连接，其漏极通过开关1043与低电位电源VSS连接。P沟道MOS晶体管1021、1022的共同栅极通过开关1042与低电位电源VSS连接，N沟道MOS晶体管1012和P沟道MOS晶体管1022的源极连接在一起，并且都与输出端子T2连接。此外，作为预充放电装置，还包括连接在输出端子T2和高电位电源VDD之间的开关1044，以及连接在输出端子T2和低电位电源VSS之间的开关1034。此外，该驱动电路还包括在输出端子T2和高电位电源VDD之间的开关1046和电流源1025(电流I23)；在输出端子T2和低电位电源VSS之间的开关1036和电流源1015(电流I13)；在输入端子T1和高电位电源VDD之间的开关1045和电流源1024(电流I22)；在输入端子T1和低电位电源VSS之间的开关1035和电流源1014(电流I12)。输出端子T2与图中未表示的电容负载连接。
参照图16对如图15所示的驱动电路的动作进行说明。在图16(a)中示出了输出例如电压Vm以下任意电位的电压的输出期间(时刻t0～t3)以及输出电压Vm以上任意电位的电压的输出期间(时刻t0′～t3′)的两个输出期间。此外，图16(b)是表示控制电流I11、I13、I21、I23，将与输入电压Vin相等的电压输出到输出电压Vout，以使晶体管1011、1012的栅极和源极之间的电压Vgs1011(I11)、Vgs1012(I13)分别相等，晶体管1021、1022的栅极和源极之间的电压Vgs1021(I21)、Vgs1022(I23)分别相等的电压波形图。其中，Vgs1011(I11)是当晶体管1011的漏极电流为I11时相对于源极的栅极电压(栅极和源极之间的电压)。
参照图16可知，在时刻t0开关1032、1034导通，开关1042、1044、1041、1045、1043、1046均断开。节点V10通过开关1032被预充电至电压VDD，在时刻t1，开关1032断开，开关1031、1035导通，然后其电压变化从由输入电压Vin仅偏离晶体管1011的栅极和源极之间的电压Vgs1011(I11)，当V10＝Vin+Vgs1011(I11)时变得稳定。当在时刻t0开关1034导通时，输出电压Vout被预充电至电压VSS，当在时刻t2开关1034断开、开关1033、1036导通时，在时刻t2以后，由于晶体管1012的源极跟随器动作，其电压变化为由晶体管1012的栅极和源极之间的电压Vgs1012(I13)，当Vout＝V10-Vgs1012(I13)时变得稳定。
其中，Vgs1011(I11)和Vgs1012(I13)为正值，如果控制电流I11、I13使其相等，则输出电压Vout与输入电压Vin相等。此时的输出电压范围为VSS≤Vout≤VDD-Vgs1012(I13)。
在时刻t0′～t3′的情况下，在时刻t0′开关1042、1044导通，开关1032、1034、1031、1035、1033、1036均断开。电压V20通过开关1042被预充电至电压VSS，在时刻t1′开关1042断开，开关1041、1045导通，然后其电压变化为从输入电压Vin仅偏离晶体管1021的栅极和源极之间的电压Vgs1021(I21)(＜0)的电压，当V20＝Vin+Vgs1021(I21)时变得稳定。
当在时刻t0′开关1044导通时，输出电压Vout被预充电至电压VDD，当在时刻t2′开关1044断开、开关1043、1046导通时，在时刻t2′以后，由于晶体管1022的源极跟随器动作，输出电压变为从电压V20仅偏离晶体管1022的栅极和源极之间的电压Vgs1022(I23)(＜0)，当Vout＝V20-Vgs1022(I23)＝Vin+Vgs1021(I21)-Vgs1022(I23)时变得稳定。其中，Vgs1021(I21)和Vgs1022(I23)为负值，如果控制电流I21、I23使其相等，则输出电压Vout与输入电压Vin相等。此时的输出电压范围为VSS-Vgs1022(I23)≤Vout≤VDD。
本发明人认为，在如图15所示的构成的情况下，由于开关1031、1035在时刻t1～t3导通、开关1033、1036在时刻t2～t3导通，开关1041、1045在时刻t1′～t3′导通，开关1043、1046在时刻t2′～t3′导通，所以流过大致恒定的动作维持电流，在产生静态功率消耗这一点上还有改进的余地。
图17表示在特开2000-338461号公报中记载的驱动电路(参照该公报图12)。与如图15所示的构成相比，减少了元件数量和开关控制信号的数量。
参照图17可知，该驱动电路与如图15所示的驱动电路相比，去除了电流控制电路1014、1024元件开关1035、1045，新增加了P沟道MOS晶体管1016和N沟道MOS晶体管1026。P沟道MOS晶体管1016其源极、漏极分别与N沟道MOS晶体管1011的栅极(漏极)、源极连接，其栅极被加载电压BIASP，N沟道MOS晶体管1026其源极、漏极分别与P沟道MOS晶体管1021的栅极(漏极)、源极漏极，其栅极被加载电压BIASN。电压BIASP也被供给P沟道MOS晶体管1025的栅极。电压BIASN也被供给N沟道MOS晶体管1015的栅极。P沟道MOS晶体管1016的阈值电压比P沟道MOS晶体管1013的小，对于相同的栅极电压，具有比P沟道MOS晶体管1013更高的电流供给能力，N沟道MOS晶体管1026的阈值电压比N沟道MOS晶体管1023的小，对于相同的栅极电压，具有比N沟道MOS晶体管1023更高的电流供给能力。将由N沟道MOS晶体管1011、P沟道MOS晶体管1013、1016构成的电路块称为电路块1010，将由P沟道MOS晶体管1021、N沟道MOS晶体管1023、1026构成的电路块称为电路块1020。当输入信号电压Vin在电源电压VDD附近，N沟道MOS晶体管1011接近于断开状态时，P沟道MOS晶体管1016导通，其作用是使流过输入端子T1和电源VDD之间、由电流源1013控制的电流不被切断。此外，当输入信号电压Vin在电源电压VSS附近，P沟道MOS晶体管1021接近于断开状态时，N沟道MOS晶体管1026导通，其作用是使流过输入端子T1和电源VSS之间、由电流源1023控制的电流不被切断。因此，在图16的时刻t0～t3，电路块1020和开关1041与图15的电流源1014和开关1035具有相同的作用，在图16的时刻t0′～t3′，电路块1010和开关1031与图15的电流源1024和开关1045具有相同的作用。因此，图17的电压波形图可以与图16(b)进行相同的驱动。
本发明人认为，如图17所示的电路与如图15所示的驱动电路相同，都流过大致恒定的动作维持电流，产生静态功率消耗，还有改进的余地。
因此，本发明要解决的问题就是提供一种在跟随器动作的驱动电路中可以降低消耗电力并且高精度输出的驱动电路以及具有该驱动电路的液晶显示装置。
根据另一个技术解决方案，本发明的驱动电路包括构成源极跟随器的第一导电型的第一MOS晶体管和第一开关，串联连接在输出端子和高电位电源之间；第一电流源和第二开关，串联连接在上述输出端子和低电位电源之间；第一栅极偏压控制装置，根据输入信号电压，向上述第一MOS晶体管供给栅极偏压，该驱动电路还包括使上述第一开关和第二开关均处于导通状态的装置，在数据输出期间的一个时刻，上述第一开关导通，使上述第一MOS晶体管作为跟随器而动作，将上述输出端子电压驱动至与上述输入信号电压相对应的规定的电压附近，在上述一个时刻之后的时刻，上述第二开关导通，从控制上述第一MOS晶体管的漏极电流的上述后一时刻开始，将上述输出端子电压驱动至与上述输入信号电压相对应的规定的上述电压。
此外，本发明的驱动电路包括构成源极跟随器的第二导电型的第二MOS晶体管和第三开关，串联连接在输出端子和低电位电源之间；第二电流源和第四开关，串联连接在上述输出端子和高电位电源之间；第二栅极偏压控制装置，根据输入信号电压，向上述第二MOS晶体管供给栅极偏压，该驱动电路还包括使上述第三开关和第四开关均处于导通状态的装置，在数据输出期间的一个时刻，上述第三开关导通，使上述第二MOS晶体管作为源极跟随器而动作，将上述输出端子电压驱动至与上述输入信号电压相对应地规定的电压附近，在上述时刻之后的时刻，上述第四开关导通，从控制上述第二MOS晶体管的漏极电流的上述后一时刻开始，将上述输出端子电压驱动至与上述输入信号电压相对应的规定的上述电压。
本发明的上述第一栅极偏压控制装置包括第一导电型的第三MOS晶体管，其漏极和栅极共同与上述第一MOS晶体管的栅极连接，其源极通过第五开关与上述输入端子连接；第三电流源和第六开关，串联连接在上述第三MOS晶体管的漏极和上述高电位电源之间；第四电流源和第七开关，串联连接在上述输入端子与第五开关的连接节点和上述低电位电源之间；第八开关，连接在上述第一、第三MOS晶体管的栅极的共同连接节点和上述高电位电源之间。
本发明的上述第二栅极偏压控制装置包括第二导电型的第四MOS晶体管，其漏极和栅极共同与上述第二MOS晶体管的栅极连接，其源极通过第九开关与上述输入端子连接；第五电流源和第十开关，串联连接在上述第四MOS晶体管的漏极和上述低电位电源之间；第六电流源和第十一开关，串联连接在上述输入端子与第九开关的连接节点和上述高电位电源之间；第十二开关，连接在上述第二、第四MOS晶体管的栅极的共同连接节点和上述低电位电源之间。
图2是用于说明如图1所示的本发明一个实施例的动作的示意图。
图3是表示本发明一个实施例的栅极偏压控制装置的构成的示意图。
图4是用于说明如图3所示的本发明一个实施例的动作的示意图。
图5是表示本发明一个实施例的预充放电装置的构成的示意图。
图6是表示本发明其他实施例的构成的示意图。
图7是表示本发明其他实施例的构成的示意图。
图8是表示本发明实施例的偏压电路的构成的示意图。
图9(a)是用于说明如图6、图8所示的本发明实施例的开关控制动作的时序图，(b)是表示内部节点、输入信号电压、输出电压的电压波形的示意图。
图10是用于说明如图7、图8所示的本发明实施例的开关控制动作的时序图。
图11是表示本发明的开关控制的电路模拟结果的一个例子的示意图。
图12是表示具有本发明驱动电路的多路输出电路的构成的示意图。
图13是表示特开平11-119750号公报的驱动电路的构成的示意图。
图14(a)是表示特开平11-119750号公报的开关控制动作的时序图，(b)是表示内部节点、输入信号电压、输出电压的电压波形的示意图。
图15是表示特开2000-338461号公报的驱动电路的构成的示意图。
图16(a)是表示特开2000-338461号公报的开关控制动作的时序图，(b)是表示内部节点、输入信号电压、输出电压的电压波形的示意图。
图17是表示特开2000-338461号公报的驱动电路的构成的示意图。
此外还包括，串联连接在输出端子T2和电源VSS之间、构成跟随器的晶体管121和开关141；串联连接在输出端子T2和电源VDD之间的电流源123和开关142；根据输入信号电压向晶体管121供给偏压的偏压控制装置12。在数据输出期间的一个时刻，导通开关141，使晶体管121进行跟随器动作，将输出端子电压Vout驱动到与输入信号电压Vin对应的规定电压附近，在一个时刻刻之后的时刻，导通开关142(开关141也导通)，从后一时刻起将其驱动到输入信号电压Vin对应的规定电压。
更详细地说，本实施方式所涉及的驱动电路包括串联连接在高电位电源VDD和输出端子T2之间、构成源极跟随器的第一导电型晶体管111和第一开关131；串联连接在低电位电源VSS和输出端子T2之间的第一电流源113和第二开关132；串联连接在输出端子T2和低电位电源VSS之间、构成源极跟随器的第二导电型晶体管121和第三开关141；串联连接在高电位电源VDD和输出端子T2之间的第二电流源123和第四开关142；从输入端子T1输入输入信号电压Vin、控制第一导电型晶体管111的栅极偏压的第一栅极偏压控制装置11；输入输入信号电压Vin、控制第二导电型晶体管121的栅极偏压的第二栅极偏压控制装置12；对输出端子T2进行预充电或预放电的预充放电装置13。第一栅极偏压控制装置11可以供给偏压，供给第一导电型晶体管111的栅极的该偏压与对应于输入信号电压Vin的规定的所需电压之间的电压差等于通过第一电流源113控制的电流流过第一导电型晶体管111时的栅极和源极之间的电压。此外，第二栅极偏压控制装置12可以供给偏压，供给第二导电型晶体管121的栅极的该偏压与对应于输入信号电压Vin的规定电压之间的电压差等于通过第二电流源123控制的电流流过第二导电型晶体管121时的栅极和源极之间的电压。
在本实施方式的晶体管111、121的源极跟随器型驱动中，设置控制晶体管111、121的漏极电流的期间和切断晶体管111、121的漏极电流的期间(开关132、142切断的期间)，降低了切断期间的功率消耗。
在输入低电位输入信号电压Vin的一个数据输出期间中，在第一定时期间(图2的时刻t0～t1)，第一开关至第四开关131、132、141、142均断开，通过预充放电装置13将输出端子T2预放电至所需电压以下的电压。
在第二定时期间(图2的时刻t1～t2)，预放电停止，第一开关131导通。由此，可以进行第一导电型晶体管111的源极跟随器动作，使输出端子T2升高至规定电压附近。由于在此期间没有电流从高电位电源VDD流到低电位电源VSS，所以不产生静态功率消耗。此外，由于在此期间不需要快速地确定电压，所以第一导电型晶体管111其栅极和源极之间的电压在阈值电压附近可以具有电流驱动能力变化小和缓慢的特性。
在第三定时期间(图2的时刻t2～t3)，第一开关131保持导通状态，第二开关132导通。由此，第一导电型晶体管111的源极跟随器动作在第一导电型晶体管111的漏极电流等于由第一电流源113控制的电流时迅速地稳定，从而可以将输出端子T2高精度地驱动到规定电压。
此外，在输入高电位电平的输入信号电压Vin的另一个数据输出期间中，在第一定时期间(图2的时刻t0′～t1′)，第一开关至第四开关131、132、141、142均断开，通过预充放电装置13将输出端子T2预充电至规定电压以上的电压。
在第二定时期间(图2的时刻t1′～t2′)，通过预充放电装置13使预充电停止，第三开关141导通。由此，可以进行第二导电型晶体管121的源极跟随器动作，使输出端子T2降低至规定电压附近。在此期间没有电流从高电位电源VDD流到低电位电源VSS。此外，由于在此期间不需要快速地确定电压，所以第二导电型晶体管121其栅极和源极之间的电压在阈值电压附近可以具有电流驱动能力变化小和缓慢的特性。
在第三定时期间(图2的时刻t2′～t3′)，第三开关141保持导通状态，第四开关142导通。由此，第二导电型晶体管121的源极跟随器动作在第二导电型晶体管121的漏极电流等于由第二电流源123控制的电流时迅速地稳定，从而可以将输出端子T2高精度地驱动到规定电压。
在本实施方式的驱动电路中，即使在断开开关132、142的断开期间也进行晶体管111、121的源极跟随器动作，所以在此期间不产生静态功率消耗，可以驱动至规定电压附近，然后，在控制晶体管的漏极电流期间，可以以高电压精度驱动至规定电压。因此，在保持高输出精度的同时，与参照图15、图17所说明的现有的驱动电路相比，可以降低功率消耗。
在本实施方式的驱动电路中，由第一电流源113和第二电流源123控制的电流优选等于在第三定时期间(图2的时刻t2～t3和时刻t2′～t3′)通过第一导电型晶体管111和第二导电型晶体管121的源极跟随器动作将输出端子T2迅速地驱动至规定电压的电流，从而可以减小电流，降低功率消耗。
参照图3，在本实施方式的驱动电路中，优选第一栅极偏压控制装置11包括漏极和栅极与上述第一MOS晶体管111的栅极连接、源极通过第五开关133与输入端子T1连接的第一导电型的第三MOS晶体管112；串联连接在第三MOS晶体管112的漏极和高电位电源VDD之间的第三电流源114和第六开关134；串联连接在输入端子T1与第五开关133的连接节点和低电位电源VSS之间的第四电流源115和第七开关135；连接在第一、第三MOS晶体管111、112的栅极的共同连接节点和高电位电源VDD之间的第八开关136。
在本实施方式的驱动电路中，第二栅极偏压控制装置12包括漏极和栅极与上述第二MOS晶体管121的栅极连接、源极通过第九开关143与输入端子T1连接的第二导电型的第四MOS晶体管122；串联连接在第四MOS晶体管122的漏极和低电位电源VSS之间的第五电流源124和第十开关144；串联连接在输入端子T1与第九开关143的连接节点和高电位电源VDD之间的第六电流源125和第十一开关145；连接在第二、第四MOS晶体管121、122的栅极的共同连接节点和低电位电源VSS之间的第十二开关146。
参照图4可知，在本实施方式的驱动电路的开关控制中，输入信号电压Vin为低电位数据的数据输出期间包括四个期间。在第一期间(时刻t0～t1)，将输出端子T2预放电至规定电压以下，导通第八开关136，其余的第一至第七、第九至第十二开关处于断开状态。由于第八开关136导通，所以第一导电型的第一MOS晶体管111和第三MOS晶体管112的共同栅极被高电位电源VDD充电。
在第二定时期间(时刻t1～t2)，继续对输出端子T2进行预放电，断开第八开关136，导通第五开关133。由此，由于第三MOS晶体管112的作用，第一MOS晶体管111的栅极偏压变为从输入信号电压Vin仅偏离第三MOS晶体管112的阈值电压的电压。
在第三定时期间(时刻t2～t3)，结束输出端子T2的预放电，导通第一开关131，使第五开关133处于导通状态。由此，第一导电型的第一MOS晶体管111可以进行源极跟随器动作，从而使输出端子T2升高至从栅极偏压仅偏离第一MOS晶体管111的阈值电压的电压。
在第四定时期间(时刻t3～t4)，导通第二开关132，使第一开关131和第五开关133处于导通状态，导通上述第六开关134和上述第七开关135。由此，由第三电流源114控制的电流流过第三MOS晶体管，从而第三MOS晶体管的栅极和源极之间的电压稳定，加载在第一MOS晶体管111上的栅极偏压变为从输入信号电压Vin仅偏离第三MoS晶体管112的栅极和源极之间的电压的电压。此外，第一MOS晶体管111的源极跟随器动作使输出端子T2迅速地升高至从栅极偏压仅偏离第一MOS晶体管111的栅极和源极之间电压的电压，并且变得稳定。此时的第一MOS晶体管111的栅极和源极之间的电压通过由第一电流源113所控制的电流I13而变得稳定。因此，通过适当设定第一电流源113和第三电流源114的电流，可以向输出端子T2输出与输入信号电压Vin对应的规定电压。简单地讲，如果设定第一电流源113和第三电流源114的电流，使得第一MOS晶体管111和第三MOS晶体管112的栅极和源极之间的电压分别相等，则可以向输出端子T2输出与输入信号电压Vin相等的电压。
输入信号电压Vin为高电位数据的数据输出期间包括四个期间。在第一定时期间(时刻t0′～t1′)，将输出端子T2预充电至规定电压以上，导通第十二开关146，其余的第一至第十一开关处于断开状态。由于第十二开关146导通，所以第二导电型的第二MOS晶体管121和第四MOS晶体管122的共同栅极放电至低电位电源VSS。
在第二定时期间(时刻t1′～t2′)，继续对输出端子T2进行预充电，断开第十二开关146，导通第九开关143。由此，由于第四MOS晶体管122的作用，第二MOS晶体管121的栅极偏压变为从输入信号电压Vin仅偏离第四MOS晶体管122的阈值电压的电压。
在第三定时期间(时刻t2′～t3′)，结束输出端子T2的预充电，导通第三开关141，使第九开关143处于导通状态。由此，第二导电型的第二MOS晶体管121可以进行源极跟随器动作，从而使输出端子T2下降至从栅极偏压仅偏离第二MOS晶体管121的阈值电压的电压。
在第四定时期间(时刻t3′～t4′)，导通第四开关142，使第三开关141和第九开关143仍处于导通状态，导通第十开关144和第十一开关145。由此，由第五电流源124控制的电流流过第四MOS晶体管122，从而第四MOS晶体管122的栅极和源极之间的电压稳定，加载在第二MOS晶体管121上的栅极偏压变为从输入信号电压Vin仅偏离第四MoS晶体管122的栅极和源极之间电压的电压。此外，第二MOS晶体管121的源极跟随器动作使输出端子T2迅速地下降至从栅极偏压仅偏离第二MOS晶体管121的栅极和源极之间的电压的电压，并且变得稳定。此时的第二MOS晶体管121的栅极和源极之间的电压通过由第二电流源电流源123所控制的电流I23而变得稳定。因此，通过适当设定第二电流源123和第五电流源124的电流，可以向输出端子T2输出与输入信号电压Vin对应的规定电压。简单地讲，如果设定第二电流源123和第五电流源124的电流，使得第二MOS晶体管121和第四MOS晶体管122的栅极和源极之间的电压分别相等，则可以向输出端子T2输出与输入信号电压Vin相等的电压。
在本实施方式的第一栅极偏压控制装置11和第二栅极偏压控制装置12中，第四电流源115与第三电流源114的电流相等，第六电流源125与第五电流源124的电流相等。由此，即使在由输入端子T1不能供给充足的电流的情况下，在第四定时期间(图4的时刻t3～t4和时刻t3′～t4′)，输入信号电压Vin也可以迅速地对第一MOS晶体管111和第二MOS晶体管121加载栅极偏压。在由输入端子T1供给充足的电流的情况下，由于输入信号电压Vin可以迅速地对第一MOS晶体管111和第二MOS晶体管121加载栅极偏压，可以不设置第四电流源115、第七开关135以及第六电流源125、第十一开关145。
在本实施方式的驱动电路的预充放电装置的控制中，输出端子T2的预充电和预放电是在第一定时期间(图4的时刻t0～t1和时刻t0′～时刻t1′)和第二定时期间(图4的时刻t1～t2和时刻t1′～时刻t2′)中进行的，但也可以只在第一定时期间或第二定时期间其中之一进行。
本实施方式所涉及的驱动电路与图15、图17等所示的驱动电路相比，可以大大降低功率消耗，同时实现高精度的电压输出，因此适用于有源矩阵型显示装置的数据线驱动电路(图12的100)，特别适用于电池驱动的移动终端的液晶显示装置等。
图1是表示作为本发明一个实施例的驱动电路的电路构成图。本实施例的驱动电路是具有跟随器构成的输出段晶体管，输出与输入信号电压Vin相等的电压作为输出电压Vout的驱动电路。
以下参照图1进行详细说明，该驱动电路包括漏极通过开关131与高电位电源VDD连接，源极与输出端子T2连接的N沟道MOS晶体管111；漏极通过开关141与低电位电源VSS连接，源极与输出端子T2连接的P沟道MOS晶体管121；串联连接于输出端子T2和低电位电源VSS之间的电流源113和开关132；串联连接于输出端子T2和高电位电源VDD之间的电流源123和开关142；被加载输入电压Vin，控制栅极电压，以使输出电压Vout与输入电压Vin相等的栅极偏压控制装置11、12；根据输入信号电压Vin，对输出端子T2进行预充电或预放电的预充放电装置13。栅极偏压控制装置11可以供给偏压，供给晶体管111的栅极的该偏压与输入电压Vin之间的电压差等于由电流源113控制的电流流过晶体管111时的栅极和源极之间的电压。此外，栅极偏压控制装置12可以供给偏压，供给晶体管121的栅极的该偏压与输入电压Vin之间的电压差等于由电流源123控制的电流流过晶体管121时的栅极和源极之间的电压。串联连接于输出端子T2和低电位电源VSS之间的开关132和电流源113的顺序、串联连接于输出端子T2和电源VDD之间的开关142和电流源123的顺序可以是任意的。此外，可以将晶体管111的漏极与电源VDD连接，将开关131连接在其源极和输出端子T2之间，可以将晶体管121的漏极与电源VSS连接，将开关141连接在其源极和输出端子T2之间。
图2是表示如图1所示的驱动电路的开关控制动作的示意图，它示出了一个数据输出期间由三个驱动期间构成的例子。参照图1和图2，对本发明的一个实施例的控制动作进行说明。
当输入电压电位Vin为低电位时，在期间t0～t1，预充放电装置13将输出端子T2预放电至输入信号电压Vin以下的电压，开关131、132、141、142全部断开。
在期间t1～t2，由于停止预充放电装置13的动作，仅使开关131导通，所以通过N沟道MOS晶体管111的源极跟随器动作，输出电压被驱动至Vin附近。在此期间不产生静态功率消耗。
在期间t2～t3，开关132导通，由于开关131、132均导通，由电流源113控制的电流流过晶体管111，所以可以迅速地稳定晶体管111的栅极和源极之间的电压，实现高精度地输出。
当输入电压电位Vin为高电位时，在期间t0′～t1′，预充放电装置13将输出端子T2预充电至输入信号电压Vin以上的电压，开关131、132、141、142全部断开。
在期间t1′～t2′，由于停止预充放电装置13的动作，仅使开关141导通，所以通过P沟道MOS晶体管121的源极跟随器动作，输出电压被驱动至Vin附近。在期间t1′～t2′不产生静态功率消耗。
在期间t2′～t3′，开关142导通，由于开关141、142均导通，由电流源123控制的电流流过晶体管121，所以可以迅速地稳定晶体管121的栅极和源极之间的电压，实现高精度地输出。
上述开关控制动作是由控制驱动电路的开关控制电路(图1中未表示，参照图12的开关控制装置101)控制的。只要满足图2的功能，开关控制电路的电路构成是任意的。
此外，开关131、141是为了分别使晶体管111、121的动作停止(不激活)而设置的。也可以在栅偏压控制装置11、12中设置分别使晶体管111、121的动作停止(不激活)的功能来取代开关131、141。在这种情况下，开关131、141也可以不要。
在例如移动电话用的TFT(thin film transistor薄膜晶体管)-LCD(液晶显示装置)等解析度低的面板用数据线驱动电路中一个数据输出期间较长的情况下，将本实施例的期间t0～t2、t0′～t2′设置较长，将使对一个数据输出期间的像素的写入电压最终稳定的建立时间分割为期间t2～t3和期间t2′～t3′，由此可以高精度地输出写入电压，同时大幅度地降低消耗电力。
图3是表示如图1所示的本发明一个实施例的驱动电路的栅极偏压控制装置11、12各自构成的一个例子的示意图。参照图3可知，栅极偏压控制装置11包括漏极和栅极与晶体管111的栅极连接、源极通过开关133与输入端子T1连接的N沟道MOS晶体管112；一端与N沟道MOS晶体管112的漏极连接的电流源114；连接在电流源114的另一端和电源VDD之间的开关134；一端与输入端子T1和开关133的连接节点连接的电流源115；连接在电流源115的另一端和电源VSS之间的开关135；连接在N沟道MOS晶体管111、112的栅极的共同连接节点和电源VDD之间的开关136。
栅极偏压控制装置12包括漏极和栅极与晶体管121的栅极连接、源极通过开关143与输入端子T1连接的P沟道MOS晶体管122 ；一端与P沟道MOS晶体管122的漏极连接的电流源124；连接在电流源124的另一端和电源VSS之间的开关144；一端与输入端子T1和开关143的连接节点连接的电流源125；连接在电流源125的另一端和电源VDD之间的开关145；连接在P沟道MOS晶体管121、122的栅极的共同连接节点和电源VSS之间的开关146。此外在图3中，预充放电装置13、开关131、132、141、142、电流源113、123、晶体管111、121与图1所示的构成相同。
图4是以表格的形式表示如图3所示的驱动电路的开关控制动作的示意图。即，如图4所示的控制动作的例子其一个数据输出期间是由四个驱动期间构成的。图4(a)以表格的形式表示低电位的数据输出期间的开关导通、断开状态，图4(b)以表格的形式表示高电位的数据输出期间的开关导通、断开状态。参照图4，对栅极偏压控制装置11、12的动作进行说明。
当输入电压电位Vin为低电位时，在期间t0～t1，仅使开关136导通，将晶体管111、112的栅极充电至高电位电源VDD的电位。
在期间t1～t2，当使开关136断开、开关133导通时，晶体管111、112的栅极的电位发生变化，使得晶体管112的栅极和源极之间的电压变为阈值电压。
在期间t2～t3，使开关131导通，使晶体管111作为源极跟随器动作，此时晶体管111也使被预放电的输出端子T2的电压升高，由于栅极和源极之间的电压变化至阈值电压附近，所以输出电压Vout被驱动至Vin附近。
在期间t3～t4，当开关132、133、134、135导通时，如果设定电流源113、114、115，使晶体管111、112的栅极和源极之间的电压相等，则输出电压Vout被迅速地驱动至与Vin相等的电压。
当输入电压电位Vin为高电位时，在期间t0′～t1′，仅使开关146导通，将晶体管121、122的栅极放电至低电位电源VSS的电位。
在期间t1′～t2′，当使开关146断开、开关143导通时，晶体管121、122的栅极的电位发生变化，使得晶体管122的栅极和源极之间的电压变为阈值电压。
在期间t2′～t3′，使开关141导通，使晶体管121作为源极跟随器动作而动作，此时晶体管121也使被预充电的输出端子T2的电压降低，由于栅极和源极之间的电压变化至阈值电压附近，所以输出电压Vout被驱动至Vin附近。
在期间t3′～t4′，当开关142、143、144、145导通时，如果设定电流源123、124、125，使晶体管121、122的栅极和源极之间的电压相等，则输出电压Vout被迅速地驱动至与Vin相等的电压。在图4中，可以使开关133、143、开关134、144、开关135、145、开关136、146等各对开关以相同的时序动作。
图5是表示图1和图3的驱动电路的预充放电装置13的一个构成例的示意图。在图5中，电源电压VDD或VSS对输出端子进行预充电或预放电的构成如下连接在输出端子T2和高电位电源VDD之间的开关202连接在输出端子T2和低电位电源VSS之间的开关201。
在预放电过程中，通过使开关201导通，输出端子T2被低电位电源电压VSS放电(图2的时刻t0～t1，图4(a)的时刻t0～t2)；在预充电过程中，通过使开关202断开，输出端子T2被高电位电源电压VDD充电(图2的时刻t0′～t1′，图4(b)的时刻t0′～t2′)。
图6是表示本发明其他实施例的构成的示意图。在图6中与图1相同的要素被标以相同的参考标号。参照图6可知，该驱动电路包括N沟道MOS晶体管112，其源极通过开关133与输入端子T1连接，其栅极和漏极连接在一起；开关134和恒流源114(P沟道MOS晶体管)，连接在N沟道MOS晶体管1 12的漏极和高电位电源VDD之间；N沟道MOS晶体管111，其漏极通过开关131与高电位电源VDD连接，其栅极与N沟道MOS晶体管112的栅极连接，其源极与输出端子T2连接。此外，N沟道MOS晶体管111、112的共同栅极通过开关136与高电位电源VDD连接，开关145和恒流源125串联连接在输入端子T1和高电位电源VDD之间，开关142和恒流源123串联连接在输出端子T2和高电位电源VDD之间，作为预充电装置的开关202连接在输出端子T2和高电位电源VDD之间。
此外，该驱动电路还包括P沟道MOS晶体管122，其源极通过开关143与输入端子T1连接，其栅极和漏极连接在一起；开关144和恒流源124(N沟道MOS晶体管)，连接在P沟道MOS晶体管122的漏极和低电位电源VSS之间；P沟道MOS晶体管121，其漏极通过开关141与低电位电源VSS连接，其栅极与P沟道MOS晶体管122的栅极连接，其源极与输出端子T2连接。此外，P沟道MOS晶体管121、122的共同栅极通过开关146与低电位电源VSS连接，开关115和恒流源135串联连接在输入端子T1和低电位电源VSS之间，开关132和恒流源113串联连接在输出端子T2和低电位电源VSS之间，作为预放电装置的开关201连接在输出端子T2和低电位电源VSS之间。
晶体管125、114、123的栅极与偏压电压源BIASP连接，晶体管115、124、113的栅极与偏压电压源BIASN连接。图6的本发明可以应用在如图15所示的构成中，其与图15的构成的区别在于开关131(1033)、132(1036)、141(1043)、142(1046)的控制方法不同，以及在电流源114和高电位电源VDD之间设置有开关134、在电流源124和低电位电源VSS之间设置有开关144。
即，如图16所示，在如图15所示的现有驱动电路中，当输入信号为低电位时，开关1033、1036在时刻t2同时导通。
与此相对，在本实施例中，如图9的时序图所示，开关131在时刻t2导通，而开关132在随后的时刻t3导通。
如图16所示，在如图15所示的电路中，当输入信号为高电位时，开关1043、1046在时刻t2′同时导通。
与此相对，在本实施例中，如图9的时序图所示，开关141在时刻t2′导通，而开关142在随后的时刻t3′导通。通过这样的开关控制，可以降低消耗电流。
此外，当输入信号电压为低电位时，连接在电流源114和高电位电源VDD之间的开关134也在时刻t3开始导通，向晶体管112供给电流。
当输入信号电压为高电位时，连接在电流源124和低电位电源VSS之间的开关144也在时刻t3′开始导通，向晶体管122供给电流。
图7是表示本发明的其他实施例的构成的示意图。在图7中与图6相同的要素被标以相同的参考标号。如图7所示的驱动电路是对如图6所示的驱动电路进行如下改造而获得的去除电流源115、125和开关135、145，增加新的P沟道MOS晶体管116和N沟道MOS晶体管126。P沟道MOS晶体管116其源极、漏极分别与N沟道MOS晶体管112的栅极(漏极)、源极连接，其栅极被加载电压BIASP；N沟道MOS晶体管126其源极、漏极分别与P沟道MOS晶体管122的栅极(漏极)、源极连接，其栅极被加载电压BIASN。电压BIASP也被供给作为电流源的P沟道MOS晶体管123的栅极。电压BIASN也被供给作为电流源的N沟道MOS晶体管113的栅极。P沟道MOS晶体管116的阈值电压比P沟道MOS晶体管114的小，对于相同的栅极电压，其电流供给能力比P沟道MOS晶体管114的更强；N沟道MOS晶体管126的阈值电压比N沟道MOS晶体管124的小，对于相同的栅极电压，其电流供给能力比N沟道MOS晶体管124的更强。N沟道MOS晶体管112、P沟道MOS晶体管114、116构成电路块110，P沟道MOS晶体管122、N沟道MOS晶体管124、126构成电路块120。P沟道MOS晶体管116具有以下作用，即当输入信号电压Vin为电源电压VDD附近、N沟道MOS晶体管112接近于截止状态时，P沟道MOS晶体管116导通，从而使流过输入端子T1和电源VDD之间的由恒流源114控制的电流不被截断。此外，N沟道MOS晶体管126具有以下作用，即当输入信号电压Vin为电源电压VSS附近、P沟道MOS晶体管122接近于截止状态时，N沟道MOS晶体管126导通，从而使流过输入端子T1和电源VSS之间的由恒流源124控制的电流不被截断。因此，图7的电路块110和开关133、134可以与图6的电流源125和开关145起到同样的作用，图7的电路块120和开关143、144可以与图6的电流源115和开关135起到同样的作用。图7的驱动电路可以与图6的驱动电路起到同样地作用。
图8是用于向如图6和图7所示的驱动电路的电流源晶体管的栅极供给偏压BIASP、BIASN的偏压电路。参照图8可知，该偏压电路包括P沟道MOS晶体管153，其源极与高电位电源VDD连接，其漏极和栅极连接在一起；P沟道MOS晶体管154，其源极通过开关156与高电位电源VDD连接，其栅极与P沟道MOS晶体管153的栅极连接，并且与偏压端子T5连接；N沟道MOS晶体管152，其漏极与P沟道MOS晶体管154的漏极连接，其源极与低电位电源VSS连接，并且其漏极与栅极连接在一起N沟道MOS晶体管151，其漏极与P沟道MOS晶体管153的漏极连接，其源极通过开关155与低电位电源VSS连接，偏压BIAS被加载在其栅极上。此外，P沟道MOS晶体管153的栅极和漏极的共同连接节点与偏压端子T5连接，输出BIASP，N沟道MOS晶体管152的栅极和漏极的共同连接节点与偏压端子T6连接，输出BIASN。
在图2的期间t0～t2、t0′～t2′和图4的期间t0～t3、t0′～t3由于不必使电流控制晶体管(电流源)动作，所以可以使偏压电路停止动作。
因此，在图8的上述期间，通过开关155、156使其动作停止，从而可以进一步降低功率消耗。
图9是用于说明如图6和图8所示的驱动电路的开关控制动作的一个例子的示意图。图9(a)是用于说明如图6和图8所示的本发明实施例的开关控制动作的时序图，图9(b)是表示使用增强型晶体管构成图6的驱动电路时的内部节点、输入信号电压、输出电压的电压波形的示意图。在图9中，当输入信号电压为低电位数据时，一个数据输出期间被分割为4个期间(定时期间)。在期间t0～t2预放电，在定时期间t2～t3开关131导通，在期间t3～t4开关132、134、135导通，而且用于供给偏压的开关155、156导通。
在时刻t0，开关201导通，输出端子T2被放电，开关136导通，节点V10变为高电位电源电压VDD。
在时刻t1，开关136断开，开关133导通，V10变为与输入信号电压Vin相比仅偏离晶体管112的阈值电压Vth112的电压值。阈值电压是以源极为基准的电位表示的，即V10＝Vin+Vth112。
在时刻t2，开关201断开，开关131导通，输出电压变为与节点电压V10相比仅偏离晶体管111的阈值电压Vth111的电压，即Vout＝V10-Vth111＝Vin+Vth112-Vth111。当驱动与输出端子T2连接的电容负载时，由于在期间t2～t3晶体管111的源极跟随器动作而升高的输出电压Vout即使等于晶体管111、112的阈值电压Vth111、Vth112，但与电压Vin相比仍略低。这是因为，在晶体管111的源极跟随器动作中，随着晶体管111的栅极和源极之间的电压接近阈值电压，其电流驱动能力逐渐下降，从而在一个数据输出期间内无法使电容负载变化到电压Vin。
在时刻t3，开关132、134、135导通，开关155、156导通，偏压电路(参照图8)动作，偏压BIASP被加载在电流源晶体管114、123、125的栅极上，偏压BIASN被加载在电流源晶体管124、113、115的栅极上，节点V10变为与输入信号电压Vin相比仅偏离晶体管112的栅极和源极之间的电压Vgs112(I114)(漏极电流为电流源114的电流I114)的电压，输出电压Vout变为与节点V10相比仅偏离晶体管111的栅极和源极之间的电压Vgs111(I113)(漏极电流为电流源113的电流I113)的电压。栅极和源极之间的电压Vgs以相对于源极的栅极电位表示。即V10＝Vin+Vgs112(I114)，Vout＝V10-Vgs111(I113)＝Vin+Vgs112(I114)-Vgs111(I113)。其中，通过设定由恒流源113、114控制的电流I113、I114，以使晶体管111、112的栅极和源极之间的电压Vgs111(I113)和Vgs112(I114)相等，从而可以使输出电压Vout＝Vin。
此外，在图9中，当输入信号电压为高电位时，一个数据输出期间被分割为4个期间(定时期间)。在定时期间t0′～t2′预充电，在定时期间t2′～t3′开关141导通，在定时期间t3′～t4′开关142、144、145导通，而且用于供给偏压的开关155、156导通。
在时刻t0′，开关202导通，输出端子T2被充电，开关146导通，节点V20变为低电位电源电压VSS。
在时刻t1′，开关146断开，开关143导通，节点电压V20变为与输入信号电压Vin相比仅偏离晶体管122的阈值电压Vth122的电压值，即V20＝Vin+Vth122。
在时刻t2′，开关202断开，开关141导通，输出电压Vout变为与节点电压V20相比仅偏离晶体管121的阈值电压Vth121的电压，即Vout＝V20-Vth121＝Vin+Vth122-Vth121。当驱动与输出端子T2连接的电容负载时，由于在期间t2′～t3′晶体管121的源极跟随器动作而降低的输出电压Vout即使等于晶体管121、122的阈值电压Vth121、Vth122，但与电压Vin相比仍略高。这是因为，在晶体管121的源极跟随器动作中，随着晶体管121的栅极和源极之间的电压接近阈值电压，其电流驱动能力逐渐下降，从而在一个数据输出期间内无法使电容负载变化到电压Vin。
在时刻t3′，开关142、144、145导通，开关155、156导通，偏压电路动作，偏压BIASP被加载在电流源晶体管114、123、125的栅极上，偏压BIASN被加载在电流源晶体管124、113、115的栅极上，节点V20变为与输入信号电压Vin相比仅偏离晶体管122的栅极和源极之间的电压Vgs122(I124)(漏极电流为电流源124的电流I124)的电压，输出电压Vout变为与节点V20相比仅偏离晶体管121的栅极和源极之间的电压Vgs121(I123)(漏极电流为电流源113的电流I113)的电压，即V20＝Vin+Vgs122(I124)Vout＝V20-Vgs121(I123)＝Vin+Vgs122(I124)-Vgs121(I123)其中，通过设定由恒流源123、124控制的电流I123、I124，以使晶体管121、122的栅极和源极之间的电压Vgs121(I123)和Vgs122(I124)相等，从而可以使输出电压Vout＝Vin。
图10是表示如图7和图8所示的驱动电路的开关控制动作的一个例子的示意图。在图10中，除了去掉图6的开关135、145的控制，以及合并了一部分开关的控制时序，其余的与图9的开关控制基本相同。输出电压波形也与如图9(b)所示的相同。
图11是表示如图9所示的开关控制动作执行时的驱动电路动作的电路模拟结果(电压波形)的示意图，其表示当输出负载为1KΩ、15pF、VDD＝5V、VSS＝0V、Vin＝2.5V，经过60μsec时输入电压和输出电压的电压波形(电路模拟结果)。
图12是表示应用于多路输出电路的本发明驱动电路的构成的示意图。多路输出驱动电路用于例如液晶显示装置的数据线的驱动。参照图12可知，该多路输出驱动电路包括灰度电压发生装置200，在作为参考电压的例如高电位电源VDD和低电位电源VSS之间连接有多个电阻，构成电阻串，从电阻串的抽头输出灰度电压。从灰度电压发生装置200输出的灰度电压(模拟电压)输入到译码器300，译码器300输入图像数字信号，根据图像数字信号进行译码，选择输出对应的灰度电压，输入到驱动电路100。驱动电路100由参照图6至图9说明的上述实施例构成。偏压电路102是如图8所示的构成，输出偏压BIASP、PBIASN。
在预先确定的M个(M＞2)驱动电路中分别设置偏压电路102。此外，还具有控制驱动电路100的开关导通、断开的开关控制装置101，该开关控制装置101通过如图2、图4、图10(a)以及图11所示的控制动作，控制驱动电路100的开关导通、断开。并联配置的驱动电路100的输出端子群驱动液晶面板的数据线。此外，显然可以将如图1等中所示的驱动电路100所输出的寄生电容用于输出负载的充电、放电。
在上述实施例中对使用增强型的N沟道MOS晶体管、P沟道MOS晶体管的例子进行了说明，但其对于耗尽型的N沟道MOS晶体管、P沟道MOS晶体管也是成立的。
以上通过上述实施例对本发明进行了说明，但本发明并不限定于上述实施例，在权利要求所请求保护的范围内，本领域的技术人员可以对本发明进行各种变形和修改。
根据以上所说明的本发明，其输出部分为源极跟随器构成的驱动电路在输出部分晶体管的源极跟随器驱动中，在设置有控制和截断晶体管的漏极电流的期间，即使在截断期间内也可以进行源极跟随器动作，在此期间可以驱动至所希望的电压附近，而不产生静态功率消耗，然后，在控制漏极电流期间，可以以很高的电压精度驱动至所希望的电压，从而实现了低消耗功率和高精度电压输出。
权利要求
1.一种驱动电路，其特征在于，该驱动电路至少包括构成跟随器的晶体管和第一开关，串联连接在输出端子和第一电源之间；第一电流源和第二开关，串联连接在上述输出端子和第二电源之间；偏压控制装置，根据输入信号电压，向上述构成跟随器的晶体管供给输入偏压，在数据输出期间的某一时刻，上述第一开关导通，使上述晶体管作为跟随器而动作，将上述输出端子电压驱动至与上述输入信号电压相对应的规定的所需电压左右，在上述一个时刻之后的时刻，上述第二开关导通，从而上述第一开关和第二开关均处于导通状态，从上述后一时刻开始，将上述输出端子电压驱动至与上述输入信号电压相对应的规定的上述所需电压。
2.根据权利要求1所述的驱动电路，其特征在于，当上述输出端子电压为规定的所需电压时，上述偏压控制装置将偏压控制到一定数值，以使流过上述晶体管的电流十分小。
3.一种驱动电路，其特征在于，该驱动电路包括构成源极跟随器的第一导电型的第一MOS晶体管和第一开关，串联连接在输出端子和高电位电源之间；第一电流源和第二开关，串联连接在上述输出端子和低电位电源之间；第一栅极偏压控制装置，根据输入信号电压，向上述第一MOS晶体管供给栅极偏压，该驱动电路还包括使上述第一开关和第二开关均处于导通状态的装置，在数据输出期间的一个时刻，上述第一开关导通，使上述第一MOS晶体管作为源极跟随器而动作，将上述输出端子电压驱动至与上述输入信号电压相对应的规定的电压附近，在上述一个时刻之后的时刻，上述第二开关导通，从控制上述第一MOS晶体管的漏极电流的上述后一时刻开始，将上述输出端子电压驱动至与上述输入信号电压相对应地规定的上述电压。
4.一种驱动电路，其特征在于，该驱动电路包括构成源极跟随器的第二导电型的第二MOS晶体管和第三开关，串联连接在输出端子和低电位电源之间；第二电流源和第四开关，串联连接在上述输出端子和高电位电源之间；第二栅极偏压控制装置，根据输入信号电压，向上述第二MOS晶体管供给栅极偏压，该驱动电路还包括使上述第三开关和第四开关均处于导通状态的装置，在数据输出期间的一个时刻，上述第三开关导通，使上述第二MOS晶体管作为源极跟随器而动作，将上述输出端子电压驱动至与上述输入信号电压相对应的规定的电压附近，在上述一定时刻之后的时刻，上述第四开关导通，从控制上述第二MOS晶体管的漏极电流的上述后一时刻开始，将上述输出端子电压驱动至与上述输入信号电压相对应地规定的上述电压。
5.根据权利要求3所述的驱动电路，其特征在于，该驱动电路还包括使上述输出端子预放电的装置，当从上述输出端子输出低电位数据时，在上述一个时刻之前，使上述输出端子预放电。
6.根据权利要求4所述的驱动电路，其特征在于，该驱动电路还包括使上述输出端子预充电的装置，当从上述输出端子输出高电位数据时，在上述一个时刻之前，使上述输出端子预充电。
7.一种驱动电路，其特征在于，该驱动电路包括构成源极跟随器的第一导电型的第一MOS晶体管和第一开关，串联连接在输出端子和高电位电源之间；第一电流源和第二开关，串联连接在上述输出端子和低电位电源之间；第一栅极偏压控制装置，根据输入信号电压，向上述第一MOS晶体管供给栅极偏压；构成源极跟随器的第二导电型的第二MOS晶体管和第三开关，串联连接在上述输出端子和低电位电源之间；第二电流源和第四开关，串联连接在上述输出端子和高电位电源之间；第二偏压控制装置，根据上述输入信号电压，向上述第二MOS晶体管供给栅极偏压，该驱动电路还包括使上述第一开关和第二开关均处于导通状态的装置，在低电位数据输出期间的一个时刻，上述第一开关导通，使上述第一MOS晶体管作为源极跟随器而动作，将上述输出端子电压驱动至与上述输入信号电压相对应的规定的电压附近，在上述一个时刻之后的时刻，上述第二开关导通，从控制上述第一MOS晶体管的漏极电流的上述后一时刻开始，将上述输出端子电压驱动至与上述输入信号电压相对应地规定的上述电压，该驱动电路还包括使上述第三开关和第四开关均处于导通状态的装置，在高电位数据输出期间的一个时刻，上述第三开关导通，使上述第二MOS晶体管作为源极跟随器而动作，将上述输出端子电压驱动至与上述输入信号电压相对应的规定的电压附近，在上述时刻之后的时刻，上述第四开关导通，从控制上述第二MOS晶体管的漏极电流的上述后一时刻开始，将上述输出端子电压驱动至与上述输入信号电压相对应地规定的上述电压。
8.根据权利要求3所述的驱动电路，其特征在于，上述第一栅极偏压控制装置包括第一导电型的第三MOS晶体管，其漏极和栅极共同与上述第一MOS晶体管的栅极连接，其源极通过第五开关与上述输入端子连接；第三电流源和第六开关，串联连接在上述第三MOS晶体管的漏极和上述高电位电源之间；第四电流源和第七开关，串联连接在上述输入端子与第五开关的连接节点和上述低电位电源之间；第八开关，连接在上述第一、第三MOS晶体管的栅极的共同连接节点和上述高电位电源之间。
9.根据权利要求4所述的驱动电路，其特征在于，上述第二栅极偏压控制装置包括第二导电型的第四MOS晶体管，其漏极和栅极共同与上述第二MOS晶体管的栅极连接，其源极通过第九开关与上述输入端子连接；第五电流源和第十开关串联连接在上述第四MOS晶体管的漏极和上述低电位电源之间；第六电流源和第十一开关，串联连接在上述输入端子与第九开关的连接节点和上述高电位电源之间；第十二开关，连接在上述第二、第四MOS晶体管的栅极的共同连接节点和上述低电位电源之间。
10.根据权利要求7所述的驱动电路，其特征在于，该驱动电路还包括使上述输出端子预放电和预充电的装置，在上述输入信号电压为低电位数据的数据输出期间，在上述一个时刻之前使上述输出端子预放电，在上述输入信号电压为高电位数据的数据输出期间，在上述一个时刻之前使上述输出端子预充电。
11.一种驱动电路，其特征在于，该驱动电路包括构成源极跟随器的第一导电型的第一MOS晶体管和第一开关，串联连接在输出端子和高电位电源之间；第一电流源和第二开关，串联连接在上述输出端子和低电位电源之间；第一栅极偏压控制装置，根据输入信号电压，向上述第一MOS晶体管供给栅极偏压；构成源极跟随器的第二导电型的第二MOS晶体管和第三开关，串联连接在上述输出端子和低电位电源之间；第二电流源和第四开关，串联连接在上述输出端子和高电位电源之间；第二偏压控制装置，根据上述输入信号电压，向上述第二MOS晶体管供给栅极偏压，上述第一栅极偏压控制装置包括第一导电型的第三MOS晶体管，其漏极和栅极共同与上述第一MOS晶体管的栅极连接，其源极通过第五开关与上述输入端子连接；第三电流源和第六开关，串联连接在上述第三MOS晶体管的漏极和上述高电位电源之间；第四电流源和第七开关，串联连接在上述输入端子与第五开关的连接节点和上述低电位电源之间；第八开关，连接在上述第一、第三MOS晶体管的栅极的共同连接节点和上述高电位电源之间，上述第二栅极偏压控制装置包括第二导电型的第四MOS晶体管，其漏极和栅极共同与上述第二MOS晶体管的栅极连接，其源极通过第九开关与上述输入端子连接；第五电流源和第十开关，串联连接在上述第四MOS晶体管的漏极和上述低电位电源之间；第六电流源和第十一开关，串联连接在上述输入端子与第九开关的连接节点和上述高电位电源之间；第十二开关，连接在上述第二、第四MOS晶体管的栅极的共同连接节点和上述低电位电源之间，该驱动电路还包括使上述第一开关和第二开关均处于导通状态的装置，在低电位数据输出期间的一个时刻，上述第一开关导通，使上述第一MOS晶体管作为源极跟随器而动作，将上述输出端子电压驱动至与上述输入信号电压相对应地规定的电压附近，在上述一个时刻之后的时刻，上述第二开关导通，从控制上述第一MOS晶体管的漏极电流的上述后一时刻开始，将上述输出端子电压驱动至与上述输入信号电压相对应的规定的上述电压，该驱动电路还包括使上述第三开关和第四开关均处于导通状态的装置，在高电位数据输出期间的一个时刻，上述第三开关导通，使上述第二MOS晶体管作为源极跟随器而动作，将上述输出端子电压驱动至与上述输入信号电压相对应的规定的电压附近，在高电位数据输出期间的一个时刻之后的时刻，上述第四开关导通，从控制上述第二MOS晶体管的漏极电流的上述后一时刻开始，将上述输出端子电压驱动至与上述输入信号电压相对应地规定的上述电压。
12.一种驱动电路，其特征在于，该驱动电路包括构成源极跟随器的第一导电型的第一MOS晶体管和第一开关，串联连接在输出端子和高电位电源之间；第一电流源和第二开关，串联连接在上述输出端子和低电位电源之间；第一栅极偏压控制装置，根据输入信号电压，向上述第一MOS晶体管供给栅极偏压；构成源极跟随器的第二导电型的第二MOS晶体管和第三开关，串联连接在上述输出端子和低电位电源之间；第二电流源和第四开关，串联连接在上述输出端子和高电位电源之间；第二偏压控制装置，根据上述输入信号电压，向上述第二MOS晶体管供给栅极偏压，上述第一栅极偏压控制装置包括第一导电型的第三MOS晶体管，其漏极和栅极共同与上述第一MOS晶体管的栅极连接，其源极通过第五开关与上述输入端子连接；第三电流源和第六开关，串联连接在上述第三MOS晶体管的漏极和上述高电位电源之间；第二导电型的第四MOS晶体管，其源极和漏极分别与上述第三MOS晶体管的漏极和源极连接，其栅极被加载偏压；第七开关，连接在上述第一、第三MOS晶体管的栅极的共同连接节点和上述高电位电源之间，上述第二栅极偏压控制装置包括第二导电型的第五MOS晶体管，其漏极和栅极共同与上述第二MOS晶体管的栅极连接，其源极通过第八开关与上述输入端子连接；第四电流源和第九开关，串联连接在上述第五MOS晶体管的漏极和上述低电位电源之间；第一导电型的第六MOS晶体管，其源极和漏极分别与上述第五MOS晶体管的漏极和源极连接，其栅极被加载偏压；第十开关，连接在上述第二、第五MOS晶体管的栅极的共同连接节点和上述低电位电源之间，该驱动电路还包括使上述第一开关和第二开关均处于导通状态的装置，在低电位数据输出期间的一个时刻，上述第一开关导通，使上述第一MOS晶体管作为源极跟随器而动作，将上述输出端子电压驱动至与上述输入信号电压相对应地规定的电压附近，在一个时刻之后的时刻，上述第二开关导通，从控制上述第一MOS晶体管的漏极电流的上述后一时刻开始，将上述输出端子电压驱动至与上述输入信号电压相对应地规定的上述电压，该驱动电路还包括使上述第三开关和第四开关均处于导通状态的装置，在高电位数据输出期间的一个时刻，上述第三开关导通，使上述第二MOS晶体管作为源极跟随器而动作，将上述输出端子电压驱动至与上述输入信号电压相对应地规定的电压附近，在上述高电位数据输出期间的一个时刻之后的时刻，上述第四开关导通，从控制上述第二MOS晶体管的漏极电流的上述后一时刻开始，将上述输出端子电压驱动至与上述输入信号电压相对应地规定的上述电压。
13.根据权利要求11所述的驱动电路，其特征在于，该驱动电路包括预充电装置，包含连接在上述高电位电源和上述输出端子之间的第十三开关；预放电装置，包含连接在上述低电位电源和上述输出端子之间的第十四开关，在上述输入信号电压为低电位数据的数据输出期间，在上述一个时刻之前，上述第十四开关导通，使上述输出端子预放电，在上述输入信号电压为高电位数据的数据输出期间，在上述一个时刻之前，上述第十三开关导通，使上述输出端子预充电。
14.根据权利要求12所述的驱动电路，其特征在于，该驱动电路包括预充电装置，包含连接在上述高电位电源和上述输出端子之间的第十一开关，预放电装置，包含连接在上述低电位电源和上述输出端子之间的第十二开关，在上述输入信号电压为低电位数据的数据输出期间，在上述一个时刻之前，上述第十二开关导通，使上述输出端子预放电，在上述输入信号电压为高电位数据的数据输出期间，在上述一个时刻之前，上述第十一开关导通，使上述输出端子预充电。
15.根据权利要求11所述的驱动电路，其特征在于，上述输入信号电压为低电位数据的数据输出期间包括4个定时期间，在第一定时期间，上述第八开关导通，其余的第一至第七、第九至第十二开关均处于断开的状态，在第二定时期间，上述第八开关断开，第五开关导通，至少在上述第一、第二定时期间之一，上述输出端子被预放电，在第三定时期间，上述第一开关导通，第五开关仍处于导通的状态，在第四定时期间，上述第二开关导通，上述第一开关和第五开关仍处于导通的状态，上述第六开关、上述第七开关导通，上述输入信号电压为高电位数据的数据输出期间包括4个定时期间，在第一定时期间，上述第十二开关导通，其余的第一至第十一开关均处于断开的状态，在第二定时期间，上述第十二开关断开，上述第九开关导通，至少在上述第一、第二期间之一，上述输出端子被预充电，在第三定时期间，上述第三开关导通，上述第九开关仍处于导通的状态，在第四定时期间，上述第四开关导通，上述第三开关和上述第九开关仍处于导通的状态，上述第十开关、上述第十一开关导通。
16.根据权利要求12所述的驱动电路，其特征在于，上述输入信号电压为低电位数据的数据输出期间包括4个定时期间，在第一定时期间，上述第七开关和上述第十开关中至少第七开关导通，其余的第一至第六、第八至第九开关均处于断开的状态，在第二定时期间，上述第七开关和上述第十开关断开，上述第五开关和上述第八开关中至少上述第五开关导通，至少在上述第一、第二定时期间之一，上述输出端子被预放电，在第三定时期间，上述第一开关导通，上述第五开关和上述第八开关中至少上述第五开关仍处于导通的状态，在第四定时期间，上述第二开关导通，上述第一开关仍处于导通的状态，上述第五开关和上述第八开关中至少上述第五开关仍处于导通的状态，上述第六开关和上述第九开关中至少上述第六开关导通，上述输入信号电压为高电位数据的数据输出期间包括4个定时期间，在第一定时期间，上述第七开关和上述第十开关中至少上述第十开关导通，其余的上述第一至第六、第八至第九开关均处于断开的状态，在第二定时期间，上述第七开关和上述第十开关断开，上述第五开关和上述第八开关中至少上述第八开关导通，至少在上述第一、第二定时期间之一，上述输出端子被预充电，在第三定时期间，上述第三开关导通，上述第五开关和上述第八开关中至少上述第八开关仍处于导通的状态，在第四定时期间，上述第四开关导通，上述第三开关仍处于导通的状态，上述第五开关和上述第八开关中至少上述第八开关仍处于导通的状态，上述第六开关和上述第九开关中至少上述第九开关导通。
17.根据权利要求11所述的驱动电路，其特征在于，该驱动电路包括偏压电路，该偏压电路向构成上述第二电流源、上述第三电流源、上述第六电流源的第二导电型晶体管的栅极加载第一偏压，向构成上述第一电流源、上述第四电流源、上述第五电流源的第一导电型晶体管的栅极加载第二偏压，上述偏压电路在上述第一、第二偏压的电源通路上具有开关，通过该开关控制动作、停止。
18.一种驱动电路，其特征在于，该驱动电路包括偏压电路，该偏压电路向构成上述第二电流源、上述第三电流源、上述第六电流源的第二导电型晶体管的栅极加载第一偏压，向构成上述第一电流源、上述第四电流源、上述第五电流源的第一导电型晶体管的栅极加载第二偏压，上述偏压电路在上述第一、第二偏压的电源通路上具有开关，上述开关在权利要求15的至少上述第四定时期间导通。
19.一种驱动电路，其特征在于，该驱动电路包括构成源极跟随器的第一导电型晶体管和第一开关，串联连接在高电位电源和输出端子之间；构成源极跟随器的第二导电型晶体管晶体管和第二开关，串联连接在上述输出端子和低电位电源之间；第一电流源和第三开关，串联连接在上述高电位电源和上述输出端子之间；第二电流源和第四开关，串联连接在上述低电位电源和上述输出端子之间；第一栅极偏压控制装置，输入输入信号电压，控制上述第一导电型晶体管的栅极的偏压；第二栅极偏压控制装置，输入上述输入信号电压，控制上述第二导电型晶体管的栅极的偏压；预充放电装置，根据上述输入信号电压，使上述输出端子预充电或预放电，在输出低于预定基准电压的低电位的一个输出期间内，在第一时刻，使上述输出端子预放电，上述第一至第四开关全部断开，在第二时刻，停止上述预放电，上述第一开关导通，在第三时刻，使上述第一开关仍处于导通状态，上述第四开关导通，在输出高于预定基准电压的高电位的一个输出期间内，在第一时刻，使上述输出端子预充电，上述第一至第四开关全部断开，在第二时刻，停止上述预充电，上述第二开关导通，在第三时刻，使上述第二开关仍处于导通状态，上述第三开关导通。
20.一种驱动电路，其特征在于，在权利要求1至19任意一项所述的上述驱动电路中，上述驱动电路的上述开关的导通、断开是通过与上述驱动电路连接的开关控制装置来进行的。
21.一种液晶显示装置，其特征在于，使用权利要求1至20任意一项所述的上述驱动电路来进行数据线的驱动。
22.一种驱动电路，其特征在于，该驱动电路包括灰度发生装置，包括串联连接在第一、第二参考电压之间的多个电阻，从各个抽头生成灰度电压；译码电路，输入数字信号，选择输出与上述灰度发生装置的输出电压对应的电压，多个根据权利要求1所述的上述驱动电路，输入上述译码电路的输出，驱动数据线；开关控制装置，控制上述各驱动电路的开关；偏压电路，向上述驱动电路的上述电流源供给偏压。
23.根据权利要求7所述的驱动电路，其特征在于，上述第一栅极偏压控制装置包括第一导电型的第三MOS晶体管，其漏极和栅极共同与上述第一MOS晶体管的栅极连接，其源极通过第五开关与上述输入端子连接；第三电流源和第六开关，串联连接在上述第三MOS晶体管的漏极和上述高电位电源之间；第四电流源和第七开关，串联连接在上述输入端子和第五开关的连接点与上述低电位电源间之间；第八开关，连接在上述第一、第三MOS晶体管的栅极的共同连接节点和上述高电位电源之间。
24.根据权利要求7所述的驱动电路，其特征在于，上述第二栅极偏压控制装置包括第二导电型的第四MOS晶体管，其漏极和栅极共同与上述第二MOS晶体管的栅极连接，其源极通过第九开关与上述输入端子连接；第五电流源和第十开关，串联连接在上述第三MOS晶体管的漏极和上述低电位电源之间；第六电流源和第十一开关，串联连接在上述输入端子和第九开关的连接点与上述低电位电源间之间；第十二开关，连接在上述第二、第四MOS晶体管的栅极的共同连接节点和上述低电位电源之间。
25.根据权利要求12所述的驱动电路，其特征在于，该驱动电路包括偏压电路，该偏压电路向构成上述第二电流源、上述第三电流源、上述第六电流源的第二导电型晶体管的栅极加载第一偏压，向构成上述第一电流源、上述第四电流源、上述第五电流源的第一导电型晶体管的栅极加载第二偏压，上述偏压电路在上述第一、第二偏压的电源通路上具有开关，通过该开关对工作和停止加以控制。
26.一种驱动电路，其特征在于，该驱动电路包括偏压电路，该偏压电路向构成上述第二电流源、上述第三电流源、上述第六电流源的第二导电型晶体管的栅极加载第一偏压，向构成上述第一电流源、上述第四电流源、上述第五电流源的第一导电型晶体管的栅极加载第二偏压，上述偏压电路在上述第一、第二偏压的电源通路上具有开关，上述开关在权利要求16的至少所述第四定时期间导通。
27.一种驱动电路，其特征在于，构成跟随器的晶体管，设置在输出端子和第一电源之间；第一控制装置，控制上述晶体管的激活、不激活；在所述输出端子和第二电源间设置的电流源，和第二控制装置，控制上述电流源的激活、不激活；偏压控制装置，根据输入信号电压向上述第一电流源和第二开关，串联连接在上述输出端子和低电位电源之间；偏压控制装置，根据输入信号电压，向上述构成跟随器的晶体管供给栅极偏压；在数据输出期间的一个时刻，上述晶体管激活而上述电流源不激活，从而使上述晶体管进行跟随器动作，在上述一个时刻之后的时刻，上述晶体管和上述电流源激活，将上述输出端子电压驱动至与上述输入信号电压相对应地规定的上述电压。
全文摘要
本发明提供了一种实现低功率消耗并且高精度地电压输出的驱动电路。该驱动电路包括构成源极跟随器的晶体管111和开关131，连接在输出端子T2和VDD之间；电流源113和开关132，连接在输出端子T2和VSS之间；构成源极跟随器的晶体管121和开关141，连接在输出端子T2和VSS之间；电流源123和开关142，连接在输出端子T2和VDD之间；栅极偏压控制装置11、12，根据输入信号电压，向晶体管111、121供给偏压。
文档编号H03K17/16GK1396579SQ0212447
公开日2003年2月12日 申请日期2002年6月28日 优先权日2001年7月6日
发明者土弘 申请人:日本电气株式会社