专利名称：最大抖动容许偏差校准方法及其装置的制作方法
技术领域：
本发明有关于一种锁相回路的最大抖动容许偏差校准方法及其装置，特别是指一种可有效校准锁相回路内部电路的特性偏差，而使锁相回路具有最大抖动容许偏差的校准方法及其装置。
背景技术：
如图1所示，是一典型锁相回路系统1，其包括依序串连成一回路的一相位检测器11、一电荷汲取器12、一回路滤波器13、一压控振荡器(VCO)14及一分频器15。该锁相回路系统1的工作方式是相位检测器11检测一输入信号IN与一由压控振荡器14产生并经分频器15适当分频的时钟信号CLK的间的相位差，并根据两者的相位差产生一上升脉冲UP及一下降脉冲DN至电荷汲取器12中进行运算后，输出一电流Icp，电流Icp再经由回路滤波器13积分(取平均值)转换成一控制电压Vct控制压控振荡器14对应输出一压控信号，使该压控信号经分频器15分频后产生的时钟信号CLK的频率能趋近于输入信号IN的频率而锁定该输入信号IN。因此，当时钟信号CLK的相位超前输入信号IN时(即时钟信号CLK的频率大于输入信号IN)，该相位检测器11即产生一宽度较窄的上升脉冲UP或宽度较宽的下降脉冲DN给电荷汲取器12，使产生的电流Icp的净电流(平均值)为正，并经回路滤波器12积分相对产生一下降的电压Vct，而控制压控振荡器14将时钟信号CLK的频率降低。而当时钟信号CLK的相位落后输入信号IN时(即时钟信号CLK的频率小于输入信号IN)，则该相位检测器11会产生一宽度较宽的上升脉冲UP或宽度较窄的下降脉冲DN控制该电荷汲取器12，使产生的净电流为负值，而令回路滤波器13输出上升的电压Vct，以驱使压控振荡器14将时钟信号CLK的频率拉高，藉此，当净电流趋近于零时，时钟信号CLK的频率会逐渐接近输入信号IN，并于净电流等于零时，输出电压Vct成为一定值，并使时钟信号CLK的频率与相位和输入信号IN达到一致而锁定。
然而，由于一般锁相回路系统1中，相位检测器11及电荷汲取器12的转换曲线通常是不理想的，以致于相位锁定点在转换曲线上偏移，导致抖动容许偏差降低，并产生如图2所示的情况，其相位锁定点为图示的A点，亦即相位差为零的点，而A点的正相位抖动容忍误差虽大于1T，但其负相位抖动容忍误差最大仅为-0.625T，但是，在理想的情况下，相位锁定点应该是在图示中的B点，其正负相位抖动容忍误差将分别为1T及-1T。因此，相位检测器11及电荷汲取器12的转换曲线若是不理想，将造成最大抖动容许偏差的降低，导致锁相回路锁相能力变差。
发明内容
因此，本发明的目的，即在提供一种锁相回路的最大抖动容许偏差校准方法及其装置，其可有效校准锁相回路系统内部电路的特性偏差，使锁相回路系统具有最大抖动容许偏差范围。
于是，本发明锁相回路的最大抖动容许偏差校准方法，其中该锁相回路包括依序串连成一回路的一相位检测器、一电荷汲取器、一回路滤波器及一压控振荡器。该方法包括(a)令该回路滤波器与电荷汲取器及压控振荡器呈暂时开路状态。(b)提供一第一校正信号及一第二校正信号至该相位检测器进行相位检测，使根据两者的相位差产生一上升脉冲及一下降脉冲至该电荷汲取器，使该电荷汲取器据，以产生一净电流。(c)根据该净电流调整该上升脉冲及下降脉冲的脉冲宽度，直到该电荷汲取器输出的净电流达到一目标值。藉此，有效校准该锁相回路的相位检测器及电荷汲取器的特性偏差，使具有最大的抖动容许偏差范围。
因此，本发明实施上述方法的锁相回路的最大抖动容许偏差校准装置，其中该锁相回路包括依序串连成一回路的一相位检测器、一电荷汲取器、一回路滤波器及一压控振荡器，且于该装置进行校准程序时，该回路滤波器系与该电荷汲取器及压控振荡器呈暂时开路状态，且该装置包括一信号产生单元及一校正单元。该信号产生单元，用以提供一第一校正信号及一第二校正信号至该相位检测器，使对该二信号进行相位检测，并根据测得的相位差产生一上升脉冲及一下降脉冲至该电荷汲取器，令该电荷汲取器据以产生一净电流。该校正单元根据上述净电流调整该上升脉冲及下降脉冲的脉冲宽度，直到该电荷汲取器输出的净电流达到一目标值。
本发明的其它特征及优点，在以下配合参考图式的优选实施例的详细说明中，将可清楚的明白，在图式中图1是一典型锁相回路系统的电路方块图；图2是典型锁相回路系统中的相位检测器的输出脉冲宽度与相位差的转换曲线；图3是本发明锁相回路的最大抖动容许偏差校准方法及其装置的一优选组件标号对照2锁相回路3锁相回路的最大抖动容许偏差校准装置21 相位检测器 22 电荷汲取器23 回路滤波器 24 压控振荡器25 分频器 31 信号产生单元32 校正单元 33 脉冲产生电路34 积分器 35 模拟/数字转换器36 决策电路 37 上升脉冲扩展器38 下降脉冲扩展器 210 第一多路转换器240 第二多路转换器 341 运算放大器ICP电流 VR 电压源Verr校正电压 C1 电容器Vct控制电压 CAL1 第一校正信号CAL2 第二校正信号 IN 输入信号CLK 时钟信号
具体实施例方式
参阅图3所示，是本发明锁相回路的最大抖动容许偏差校准方法及其装置的一优选实施例的电路方块图，其中锁相回路2包括依序串连成一回路的一相位检测器21、一电荷汲取器22、一回路滤波器23、一压控振荡器(VCO)24及一分频器25，且该锁相回路2的工作方式已于前述公知技术中说明，于此不再重述。
而本发明锁相回路的最大抖动容许偏差校准装置3包括一信号产生单元31及一校正单元32，且本发明锁相回路的最大抖动容许偏差校准方法包括下列步骤首先，信号产生单元31提供频率不相同的一第一校正信号CAL1及一第二校正信号CAL2给该相位检测器21。信号产生单元31在本实施例中包括一用以产生该第一校正信号CAL1的脉冲产生器33，并提供一电压源VR给压控振荡器24使产生该第二校正信号CAL2，且由于一般相位检测器21是根据输入信号IN的中心频率去设计上升脉冲UP与下降脉冲DN的初始宽度，因此为能量测到最大且最佳的相位差变化，第一校正信号CAL1通常是取输入信号IN的平均频率，例如，输入信号IN的频率变动范围是从1MHz-10MHz时，则第一校正信号CAL1的频率则取5.5MHz，而第二校正信号CAL2则是根据系统对于取样时钟信号的需求而定，例如，系统将取样时钟信号的工作频率定为100MHz，则第二校正信号就取100MHz为其校正频率。此外，为了控制锁相回路2是在校正模式或正常工作模式下操作，在相位检测器21的输入信号端INX设有一第一多路转换器210，且令该第一多路转换器210的输入端分别连接至一输入信号IN及该脉冲产生器33的第一校正信号CAL1输出端，另外在压控振荡器24的输入端设有一第二多路转换器240，该第二多路转换器240的输入端分别连接回路滤波器23的控制电压Vct输出端及电压源VR。因此，当进行校正模式时，第一多路转换器210被控制并选择连接脉冲产生器33与相位检测器21，第二多路转换器240选择连接定电压源VR与压控振荡器24，而使回路滤波器23与电荷汲取器22及压控振荡器24呈暂时开路状态。此时，第一校正信号CAL1及第二校正信号CAL2被送进相位检测器21中进行相位检测，使相位检测器21根据两者的相位差输出一上升脉冲UP及一下降脉冲DN，该上升脉冲UP与下降脉冲DN被送入电荷汲取器22中经过相减后产生一电流Icp。该电流Icp代表第二校正信号CAL2与第一校正信号CAL1间的相位差，且由于第二校正信号CLK2与第一校正信号CAL1的间的相位差随着时间不断地在改变，使得电流Icp的大小及极性亦随的不断变化，且在锁相回路2为理想的情况下，这些变化的电流Icp的平均值(即净电流值)应该为零(或趋近于零)，但是，由于锁相回路2的相位检测器21与电荷汲取器22的转换曲线的非理想特性，造成相位检测器21输出的上升脉冲UP及下降脉冲DN具有一偏差量，以及电荷汲取器22产生的电流Icp具有一偏差值，以致净电流(平均值)不为零，因而产生上述相位锁定点偏移的情况。所以，若能使净电流为零，即可校正相位锁定点，因此，净电流被送入校正电路32中，针对上述的非理相情况进行校正。
如图3所示，校正电路32包括一与该电荷汲取器22连接的积分器34、一与该积分器34连接的模拟/数字转换器35、一与该模拟/数字转换器35连接的决策电路36、以及一上升脉冲扩展器37及一下降脉冲扩展器38，其受该决策电路36控制并连接在该相位检测器21与电荷汲取器22的间，用以分别调整该上升脉冲UP与下降脉冲DN的脉冲宽度。当电荷汲取器22输出的电流ICP被送入积分器34时，如图4所示，该积分器34是由一运算放大器341及一连接在运算放大器341的负端及输出端的电容C1所组成，因此由运算放大器341负端流入的正或负的电流ICP会开始对电容C1进行充放电，而得到一净电流值(即电流ICP的平均值)，并于该运算放大器341的输出端产生一相对的校正电压Verr(假设校正电压Verr的初始值为零)。然后校正电压Verr被送入该模拟/数字转换器35进行数字化后送至该决策电路36中，该决策电路36即根据该数字化的校正电压Verr的大小及正、负极性选择调整上升脉冲UP或下降脉冲DN的脉冲宽度。例如，当电荷汲取器22输出至积分器34的净电流为正值时，积分器34会相对产生一负的校正电压Verr，并令决策电路36控制下降脉冲扩展器38，使将该下降脉冲DN的宽度扩展，以驱使电荷汲取器22产生负的电流ICP，而当电荷汲取器22输出的电流ICP的平均值(净电流)为负值时，积分器34则相对产生一正的校正电压Verr，决策电路36即根据该正的校正电压Verr控制该上升脉冲扩展器37将该上升脉冲UP的宽度扩展一定幅度，而驱使电荷汲取器22产生一正的净电流，借着重复上述回授控制的过程，电荷汲取器22输出的净电流值会逐渐变小并使校正电压Verr趋于零，同时上升脉冲UP及下降脉冲DN的宽度亦经由上升脉冲扩展器37及下降脉冲扩展器38的适当扩展，而补偿了相位检测器21及电荷汲取器22的特性曲线所造成输出脉冲宽度及电流ICP的偏差，并于净电流达到一目标值(在此该目标值是指最小的净电流值)时，达到最佳的校准状态，此时，校正电压Verr几乎为零，并使上升脉冲扩展器37及下降脉冲扩展器38保持最终扩展幅度(即校正幅度)，因此，藉由此一扩展幅度，如图5所示，将使得上升脉冲UP曲线的平均值位置与下降脉冲DN曲线的平均值位置相同，而由于在本实施例中，下降脉冲DN的宽度为固定，仅调整上升脉冲UP的宽度，所以上升脉冲UP曲线的平均值位置将等于下降脉冲DN曲线的位置，因此校正后的相位锁定点为图示的B点，其正负相位抖动容许误差分别为1T及-1T，因此，其最大抖动容许偏差因而提升。
因此，于上述校准程序完成后，当锁相回路2切换至正常模式下工作时，如图6所示，第一多路转换器210使输入信号IN与相位检测器21连接，第二多路转换器240使回路滤波器23与压控振荡器24连接，压控振荡器24即根据电荷汲取器22经由回路滤波器23产生的控制电压Vct对应输出一时钟信号CLK与输入信号IN同时送入该相位检测器21中进行相位检测，相位检测器21根据两者的相位差对应输出的上升脉冲UP及下降脉冲DN会分别经由该上升脉冲扩展器37及下降脉冲扩展器38根据其最终扩展幅度适当扩展后，再送入该电荷汲取器22中，因而消除相位检测器21的特性曲线所造成的上升脉冲UP与下降脉冲DN的偏差，以及电荷汲取器22的非理想所造成净电流ICP的偏差，使当时钟信号CLK与输入信号IN的间突然产生很大的正相位差(1T，0-180度)或负相位差(-1T，0--180度)时，锁相回路2仍然能追踪到并对应产生一负的净电流或正的净电流给回路滤波器23产生相对的控制电压Vct控制压控振荡器24将时钟信号CLK与输入信号IN间的相位差逐渐缩小而锁定，因而提升锁相回路2的相位锁定的能力，并使锁相回路2能够追踪锁定的相位偏差范围达到最大。
综上所述，本发明藉由使锁相回路2在一校正模式下，提供具有特定频率的第一校正信号CAL1及第二校正信号CAL2输入相位检测器21中，使根据两者的相位差产生上升脉冲UP及下降脉冲DN输入电荷汲取器22中，而对应产生电流ICP，并由电流ICP中获得因为相位检测器21与电荷汲取器22的非理想特性而产生的不为零的净电流值，并藉由将该净电流值输入校正电路32的积分器34及模拟/数字转换器35中，进行积分及数字化产生一校正电压Verr，而由决策电路36根据该校正电压Verr的极性选择控制上升脉冲扩展器37及下降脉冲扩展器38对该上升脉冲UP及下降脉冲DN的脉冲宽度进行适当幅度的扩展，趋使电荷汲取器22输出的净电流达到最小，进而校正及补偿相位检测器21及电荷汲取器22的非理想特性，并修正其相位锁定点，藉此，使锁相回路2在正常模式下工作时，具有最大的相位抖动容许偏差范围，进而提升锁相回路2的锁相能力。
以上所述，仅为本发明的优选实施例，当不能以此限定本发明实施的范围，即依本发明权利要求范围及发明说明书内容所作的简单的等效变化与改进，皆应仍属本发明涵盖的范围。
权利要求
1.一种锁相回路的最大抖动容许偏差校准方法，其中该锁相回路包括依序串连成一回路的一相位检测器、一电荷汲取器、一回路滤波器及一压控振荡器，该方法包括(a)令该回路滤波器与电荷汲取器及压控振荡器呈暂时开路状态；(b)提供一第一校正信号及一第二校正信号至该相位检测器，以进行相位检测，并根据两者的相位差产生一上升脉冲及一下降脉冲，以控制该电荷汲取器产生一净电流；(c)根据该净电流调整该上升脉冲与该下降脉冲的脉冲宽度，直到该电荷汲取器输出的该净电流达到一目标值。
2.如权利要求1所述的锁相回路的最大抖动容许偏差校准方法，在步骤(b)中，更对该净电流进行积分，以获得一校正电压，且在步骤(c)中，根据该校正电压调整该上升脉冲及下降脉冲的脉冲扩展幅度，藉以改变该电荷汲取器输出的该净电流的大小及极性，并于该净电流达到该目标值时，保持该上升脉冲及该下降脉冲的最终扩展幅度。
3.如权利要求2所述的锁相回路的最大抖动容许偏差校准方法，在步骤(c)中，该目标值是指最小的该净电流。
4.如权利要求2所述的锁相回路的最大抖动容许偏差校准方法，在步骤(c)中，该目标值是指最小的该净电流加上一偏移量。
5.如权利要求1所述的锁相回路的最大抖动容许偏差校准方法，其中该第一校正信号的频率是输入该锁相回路的一输入信号的平均频率。
6.如权利要求1所述的锁相回路的最大抖动容许偏差校准方法，其中该第二校正信号的频率是该锁相回路的时钟信号的工作频率。
7.一种锁相回路的最大抖动容许偏差校准装置，其中该锁相回路包括依序串连成一回路的一相位检测器、一电荷汲取器、一回路滤波器及一压控振荡器，且于该装置进行校准程序时，该回路滤波器系与该电荷汲取器及压控振荡器呈暂时开路状态；该装置包括一信号产生单元，用以提供一第一校正信号及一第二校正信号至该相位检测器，以进行相位检测，并根据两者的相位差产生一上升脉冲及一下降脉冲，以控制该电荷汲取器产生一净电流；及一校正单元，其根据上述净电流调整该上升脉冲及该下降脉冲的脉冲宽度，直到该电荷汲取器输出的该净电流达到一目标值。
8.如权利要求7所述的锁相回路的最大抖动容许偏差校准装置，其中该信号产生单元包括一用以产生该第一校正信号的脉冲产生器，以及一用以使该锁相回路的该压控振荡器产生该第二校正信号的电压源。
9.如权利要求7所述的锁相回路的最大抖动容许偏差校准装置，其中该校正单元包括一积分器、一模拟/数字转换器、一决策电路、一上升脉冲扩展器及一下降脉冲扩展器，该积分器系用以对该电荷汲取器输出的该净电流进行积分，以获得一校正电压，该模拟/数字转换器系将该校正电压数字化后输出至该决策电路，该决策电路系根据该数字化的校正电压的大小及正、负极性选择控制该上升脉冲扩展器或该下降脉冲扩展器，以选择性调整该上升脉冲及下降脉冲的脉冲扩展幅度，该上升脉冲扩展器系连接在该相位检测器与该电荷汲取器的间，以对该上升脉冲进行脉冲宽度调整，且该下降脉冲扩展器系连接在该相位检测器与该电荷汲取器的间，以对该下降脉冲进行脉冲宽度调整。
10.如权利要求9所述的锁相回路的最大抖动容许偏差校准装置，其中当该电荷汲取器根据该上升脉冲及该下降脉冲的脉冲扩展幅度来改变输出的该净电流的大小及极性而使该净电流达到该目标值时，该上升脉冲扩展器及下降脉冲扩展器即分别保持该上升脉冲及下降脉冲的最终扩展幅度。
11.如权利要求7或9所述的锁相回路的最大抖动容许偏差校准装置，其中该目标值是指最小的该净电流。
12.如权利要求7或9所述的锁相回路的最大抖动容许偏差校准装置，其中该目标值是指最小的该净电流加上一偏移量。
13.如权利要求7所述的锁相回路的最大抖动容许偏差校准装置，其中该第一校正信号的频率是输入该锁相回路的一输入信号的平均频率。
14.如权利要求7所述的锁相回路的最大抖动容许偏差校准装置，其中该第二校正信号的频率是该锁相回路的时钟信号的工作频率。
全文摘要
本发明提供一种锁相回路的最大抖动容许偏差校准方法及其装置，该锁相回路包括串连的一相位检测器及一电荷汲取器，该方法为提供一第一校正信号及一第二校正信号至该相位检测器中进行相位检测，以根据两者的相位差产生一上升脉冲及一下降脉冲控制该电荷汲取器产生一净电流，并利用一校正单元根据该净电流，选择性调整该上升或下降脉冲的脉冲宽度，直到该净电流达到一目标值，藉此校准该相位检测器及电荷汲取器的特性曲线所造成的抖动偏差。
文档编号H03L7/08GK1485987SQ0213235
公开日2004年3月31日 申请日期2002年9月24日 优先权日2002年9月24日
发明者徐哲祥, 刘丁仁, 汪盈宗, 郭弘政, 陈志成 申请人:联发科技股份有限公司