电平转换电路的制作方法

专利名称：电平转换电路的制作方法
技术领域：
本发明涉及转换逻辑电平的电平转换电路，尤其涉及被设置为工作在低压具有低功率损耗的电平转换电路。
背景技术：
已经熟知公开于日本专利申请第4-40798号的传统的电平转换电路。图14说明这种传统的电平转换电路的配置。
图14中显示的传统的电平转换电路包括两个N型晶体管N5和N6，两个交叉耦合的P型晶体管P1和P2以及第一和第二反相器INV1和INV2。每个P型晶体管P1或P2自身的栅极与另一个晶体管的漏极相连。第一反相器INV1包括N型晶体管N13和P型晶体管P11。N型晶体管N13的源极接地，同时P型晶体管P11的源极接到低压电源VDD。第一反相器INV1由漏极互连和栅极互连的这些晶体管组成。类似地，第二反相器INV2包括源极接地的N型晶体管N14和源极接到低压电源VDD的P型晶体管P12。第二反相器INV2由漏极互连和栅极互连的这些晶体管组成。第一反相器INV1反相在输入端IN接收到的输入信号，同时第二反相器INV2反相反相器INV1输出的信号。第一和第二反相器INV1和INV2由低压电源VDD供电，该低压电源例如为1.5V。
除第一和第二反相器INV1和INV2以外，所有其他设备都是高压设备，它们工作在由高压电源VDD3提供的高压，例如3.3V。两个N型晶体管N5和N6在各自的源极接收互相的补偿信号(complimentarysignal)。更具体地，N型晶体管N5的源极接收来自第一反相器INV1输入信号反相的信号，同时N型晶体管N6的源极接收与经第一和第二反相器INV1和INV2输入的信号具有相同电平的信号。N型晶体管N5和N6的栅极接在低压电源VDD上。P型晶体管P1和P2的源极接在高压电源VDD3上，同时，它们各自的漏极接在N型晶体管N5和N6各自的漏极上。N型晶体管N6和P型晶体管P2的连接点连接在输出端OUT。
然后，描述电平转换电路的操作。当输入信号在H电平(即低压电源VDD的电压电平)并且输入信号反相的信号在L(即VSS＝0V)电平时，N型晶体管N5导通，N型晶体管N6截止，P型晶体管P1截止，P型晶体管P2导通。作为结果，输出端OUT电压在H(C3)电平。另一方面，当输入信号在L(即VSS＝0V)电平，并且输入信号的反相的信号在H(即VDD)电平时，N型晶体管N5截止，N型晶体管N6导通，P型晶体管P1导通，P型晶体管P2截止。作为结果，输出端OUT的电压为L(即VSS＝0V)电平。图14中显示的电平转换电路，以上述形式操作，通过将低压电源VDD处的输入信号电平转换为高压电源VDD3的电平，输出所得到的信号。
然而，如果低压电源VDD的电压例如被设置为接近N型晶体管N5和N6门限电压的低压，图14中显示的传统电平转换电路就不再操作。为了解决这个问题，N型晶体管N5和N6的门限电压被改变而设置为低压，例如0V。然后，图14中显示的传统电平转换电路就以极佳的方式执行所需电平转换操作，即使低压电源VDD的电压被设置为低压。
现在，将讨论图14的电平转换电路在N型晶体管N5和N6的门限电压被设置为低压的情况下如何操作。例如，如果输入信号是L电平，N型晶体管N5的漏极电压是高压电源VDD3。此时，N型晶体管N5截止，N型晶体管N5源极连接的节点W3的电势是(VDD-门限电压)。但是，如果N型晶体管N5的门限电压由于温度变化或制造处理中的变化而改变下降为负值时，节点W3的电势上升，超出低压电源VDD的电压。在这种情况下，电流从节点W3流出经第一反相器INV1中寄生二极管流到低压电源VDD，引起功率损耗的上升。
另一个传统的电平转换电路公开于日本专利公开第2001-298356号。图23说明了这个电平转换电路的配置。
图23的电平转换电路将低压电源VDD提供的输入信号的电势转换为高压电源VDD3提供的输出信号的电势，从而执行电平转换。该电平转换电路包括反相器INV11，其反相从输入端IN接收的输入信号IN；两个N型晶体管N11和N12，它们在各自的栅极接收一对补偿信号，即输入信号IN和反相器INV11产生的反相的输入信号XIN；电源电路D1，由一对P型晶体管P11和P12组成；和P型晶体管P13，作为电阻器。通过P型晶体管P11或P12，电源电路D1向第一或第二节点W11或W12提供高压电源VDD3的电压。
电平转换电路进一步包括锁存电路E和切断电路D2。锁存电路E包括第一和第二两输入NAND电路NAND11和NAND12，它们分别锁存第一和第二节点W11和W12的电势。NAND电路NAND11的输出端连接在输出端OUT。切断电路D2由一对N型晶体管N13和N14构成，该电路处于从第一和第二节点W1和W12分别通过各个N型补偿信号对接收晶体管N11和N12到地的接地路径上，并切断接地路径。锁存电路E的两个NAND电路NAND11和NAND12各自的输出端连接到反相电路INV12和INV13。反相电路INV12和INV13用作控制电源电路D1的电源控制电路和控制切断电路D2的切断控制电路。反相电路INV12和INV13的输出被输入到电源电路D1的两个P型晶体管P11和P12各自的栅极以及切断电路D2的N型晶体管N13和N14各自的栅极。
在这个电平转换电路中，反相电路INV11由工作在低压电源VDD提供的低压，例如1.5V的低压设备构成。所有其他设备都是由高压设备构成，高压设备工作在由高压电源VDD3提供的高压，例如3.3V。
接着，将描述图23的电平转换电路如何工作。在稳定状态，第一和第二节点W11和W12的电势都在H(即VDD3)电平。在输入信号是L(即0V)电平的情况下，N型补偿信号接收晶体管N11和N12分别为截止和导通，锁存电路E的两个输出(即第一和第二NAND电路NAND11和NAND12各自的两个输出)分别是L(即0V)电平和H(即VDD3)电平，并保持各自的逻辑电平。此时，切断电路D2的N型晶体管N13和N14分别为导通和截止，电源电路D1的P型晶体管P11和P12分别为截止和导通。由于锁存电路E的NAND电路NAND11的输出为L(即0V)电平，所以输出端OUT的电压为L(即0V)电平。
在上述情况下，如果输入信号从L(即0V)电平变为H(即VDD)电平，N型补偿信号接收晶体管N11变为导通。此时切断电路D2的N型晶体管N13为导通，并且第一节点W11的电势从H(即VDD3)电平变为L(即0V)电平，这引起锁存电路E的逻辑电平反转；NAND电路NAND11的输出反相为H(即VDD3)电平，同时NAND电路NAND12的输出反相为L(即0V)电平。通过这种电平反相，切断电路D2的N型晶体管N13变为截止，同时电源电路D1的P型晶体管P11变为导通，从而允许高压电源VDD3将第一节点W11预充电至H(即VDD3)电平。另一方面，电源电路D1的另一P型晶体管P12变为截止，从而阻止高压电源VDD3对第二节点W12的预充电，同时切断电路D2的N型晶体管N14变为导通，从而连接第二节点W12至处于截止状态的N型晶体管N12，由此电平转换电路进入等待状态，在此状态电平转换电路等待下一个输入信号改变。由于锁存电路E的NAND电路NAND11的输出为H(即VDD3)电平，所以输出端OUT的电压为H(即VDD3)电平。
如今，例如为了降低功率损耗，有进一步降低电源提供的电压的趋势。然而，在图23的传统的电平转换电路中，如果低压电源VDD的电压被设置为接近N型补偿信号接收高压晶体管N11和N12门限电压的低压，N型补偿信号接收晶体管N11和N12就难以工作，导致电平转换电路难以执行需要的操作。
为了解决这个问题，如果使用N型低压晶体管，其仅可以抵抗低压，并且其门限电压低于N型高压晶体管N11和N12使用的门限电压，则图23的电平转换电路就可以按照需要工作，即使低压电源的电压被设置为低于N型高压晶体管N11和N12的门限电压。
然而，当图23显示的传统的电平转换电路处于输入信号变化的等待状态时，节点W11或W12的高压电源VDD3的电压通过N型晶体管N13或N14被加在N型补偿信号接收晶体管N11或N12的漏极，此时切断电路D2中的N型晶体管N13或N14处于导通状态。因此，如果这些N型补偿信号接收电阻器N11和N12被替换为工作在低压电源VDD供电的低压之下的设备，那么这些N型补偿信号接收晶体管N11和N12就会损坏。

发明内容
因此，本发明的目的是提供一种电平转换电路，在该电平转换电路中，鉴于低压电源VDD的电源电压被设置为低，在N型高电压晶体管N5或N6的门限电压被设置为低的情况下，即使N型晶体管的源极电势超出低压电源VDD的电压，也可以阻止流向低压电源VDD的电流，从而抑制电源损耗的上升。
为了达到上述目的，本发明采用了下列结构。不同于传统的电平转换电路，在本发明创新的电平转换电路中，低压电源VDD电平的输入信号并不输入N型第一和第二高压晶体管的源极，而是将输入信号输入N型低压晶体管的栅极，由此阻止流向低压电源VDD的电流。此外，在创新的电平转换电路中，在N型低压晶体管和N型高压晶体管之间加入保护电路。该保护电路将加在N型低压晶体管漏极的电压限制为低压，由此阻止N型低压晶体管的损坏。
本发明的第二目的是提供一种电平转换电路，在该电平转换电路中，图23显示的电平转换电路中的N型补偿输入信号对接收晶体管被替换为低压设备，其可以可靠地工作，而不会导致N型晶体管损坏，即使低压电源电压被设置为低。
为了达到第二个目的，创新的电平转换电路使用一种配置，其中将接收一对补偿信号的N型晶体管从高压设备变为低压晶体管，并且加入保护电路用于避免加到N型低压晶体管的电压超出N型低压晶体管的耐受电压。
更具体地，创新的电平转换电路包括两个N型信号接收低压晶体管，在它们的各个栅极接收由低压电源供电的补偿第一和第二输入信号，每个N型信号接收低压晶体管具有第一和第二端，N型信号接收低压晶体管的第一端接地，N型信号接收低压晶体管的第二端分别连接第一和第二节点；两个N型高压晶体管，每个N型高压晶体管包括第一和第二端，在两个N型高压晶体管各自的栅极接收低压电源的电压或者由低压电源供电的补偿第一和第二输入信号，N型高压晶体管根据第一和第二输入信号，在补偿的方式下变为导通，N型高压晶体管的第一端分别连接第三和第四节点，N型高压晶体管的第二端分别连接第五和第六节点；电源电路，包括连接高压电源的第一端，连接第五节点的第二端，以及连接第六节点的第三端，电源电路向第五和第六节点的一个提供高压电源的电压，同时阻止向第五和第六节点的另一个提供高压电源的电压；以及，保护电路，其包括分别连接第一、第二、第三和第四节点的第一、第二、第三和第四端，并限制第一和第二节点的电压不超出低压电源的电压。
根据创新的电平转换电路的实施方式，保护电路包括两个N型保护晶体管，每个晶体管包括第一和第二端，N型保护晶体管的第一端分别连接第一和第二节点，N型保护晶体管的第二端分别连接第三和第四节点。
根据创新的电平转换电路的实施方式，低压电源电压提供给保护电路中两个N型保护晶体管的栅极。
根据创新的电平转换电路的实施方式，补偿第一和第二输入信号经过延迟电路分别输入到保护电路中两个N型保护晶体管的栅极。
根据创新的电平转换电路的实施方式，补偿第一和第二输入信号直接输入到保护电路中N型保护晶体管的各个栅极。
根据创新的电平转换电路的实施方式，保护电路包括两个保护二极管，二极管各自的阴极分别连接第一和第二节点，各自的阳极分别连接第三和第四节点。
根据创新的电平转换电路的实施方式，低压电源电压提供给两个N型高压晶体管各自的栅极。
根据创新的电平转换电路的实施方式，当电平转换电路被停止时被设置为低电势电平的停止模式信号输入两个N型高压晶体管的栅极。
根据创新的电平转换电路的实施方式，补偿第一和第二输入信号经过延迟电路分别输入两个N型高压晶体管的栅极。
根据创新的电平转换电路的实施方式，补偿第一和第二输入信号分别直接输入两个N型高压晶体管的栅极。
根据创新的电平转换电路的实施方式，包括第一和第二箝位电路，这些箝位电路分别置于低压电源以及第三和第四节点之间，并且将第三和第四节点的电压箝位为低压电源电压。
根据创新的电平转换电路的实施方式，两个N型高压晶体管单独的门限电压被设置为低于两个N型信号接收低压晶体管单独的门限电压。
如上所述，创新的电平转换电路具有以下配置，两个N型高压晶体管分别串联连接两个N型补偿信号接收晶体管，这些晶体管在各自的栅极接收低压补偿信号。因此，不存在从N型高压晶体管的源极端到生成补偿信号反相器的电流通路。因此，不像传统的电路，本发明避免了从N型高压晶体管的源极经过补偿信号生成反相器中的寄生二极管流到低压电源VDD的电流。
此外，即使N型高压晶体管的源极电压上升至超出低压电源VDD电压的高压，N型高压晶体管和N型补偿信号接收晶体管之间的保护电路也可以限制N型补偿信号接收晶体管的漏极电势小于低压电源VDD的电压。这可靠地避免了应用电势等于或者高于N型补偿信号接收晶体管的两端之间低压电源VDD的电压。
此外，在创新的电平转换电路的一个实施方式中，两个N型高压晶体管的源极分别连接箝位电路，箝位电路将那些N型晶体管的源极电势箝位到低压电源VDD的电压。这样，即使那些N型高压晶体管的源极电势上升超出低压电源VDD的电压，也可以限制那些源极电势不超出低压电源VDD的电压。因此，可靠地避免了在保护电路的两端之间低压电源VDD的电压的应用。
此外，在创新的电平转换电路的另一个实施方式中，两个N型高压晶体管的门限电压被设置为低，使得该电平转换电路可靠工作，即使低压电源VDD的电压被设置为低。
第二创新的电平转换电路是这样的电平转换电路，用于接收低压电源供电的补偿第一和第二信号，并且执行将第一和第二信号的电势电平转换为高压电源电势，该电平转换电路包括两个N型信号接收低压晶体管，在它们各个栅极接收补偿第一和第二输入信号，每个N型信号接收低压晶体管具有第一和第二端，N型信号接收低压晶体管的第一端接地，N型信号接收低压晶体管的第二端分别连接第一和第二节点；电源电路，包括连接高压电源的第一端，连接第一节点的第二端，以及连接第二节点的第三端，电源电路向第一和第二节点的一个提供高压电源的电压，同时阻止向第一和第二节点的另一个提供高压电源的电压；用于控制电源电路的电源控制电路；连接第一和第二节点的电阻器；用于锁存第一和第二点电势的锁存电路；切断电路，置于两条接地通路中，接地电路分别从第一和第二节点分别通过两个N型信号接收低压晶体管到地，切断电路切断两条接地通路之一并连接两条接地通路中的另一条；切断控制电路用于控制切断电路；以及，保护电路，位于第一节点和两个N型信号接收低压晶体管其中一个之间，以及第二节点和两个N型信号接收低压晶体管的另一个之间，并限制加到两个N型低压晶体管中每个晶体管两端之间的电压，使之不超出两个N型低压晶体管的耐受电压。
根据第二创新的电平转换电路的实施方式，保护电路也作为切断电路。
根据第二创新的电平转换电路的实施方式，保护电路通过在两个接地通路的每个通路中放置N型晶体管构成。
根据第二创新的电平转换电路的实施方式，保护电路通过在两个接地通路的每个通路中串联两个N型晶体管构成。
根据第二创新的电平转换电路的实施方式，保护电路通过在两个接地通路的每个通路中串联N型晶体管和二极管构成。
根据第二创新的电平转换电路的实施方式，保护电路包括箝位电路，箝位电路使用低压电源连接连接点，并将连接点单独的电势箝位到低压电源电压，在每个连接点，串联电路形成相连的两个设备。
根据第二创新的电平转换电路的实施方式，除保护电路以外的一个或多个电路包括N型高压晶体管，可以承受高压电源的电压，以及保护电路包括N型晶体管，其门限电压被设置为低于N型高压晶体管的门限电压。
根据第二创新的电平转换电路的实施方式，根据锁存电路锁存的第一和第二节点的电势，切断控制电路控制切断电路，使得两条接地通路中的一条接通，同时两条接地通路中的另一条切断。
根据第二创新的电平转换电路的实施方式，切断控制电路接收补偿第一和第二输入信号，并根据接收的补偿第一和第二输入信号，控制切断电路，使得两条接地通路中的一条接通，同时两条接地通路中的另一条切断。
根据第二创新的电平转换电路的实施方式，切断控制电路包括两个反相器电路，用于分别反相补偿第一和第二输入信号。
根据第二创新的电平转换电路的实施方式，切断控制电路包括两个延迟电路，用于分别延迟补偿第一和第二输入信号一个固定的时间。
根据第二创新的电平转换电路的实施方式，锁存电路具有第一和第二NAND电路；第一NAND电路接收第一节点的电势和第二NAND电路产生的输出；以及，第二NAND电路接收第二节点的电势和第一NAND电路产生的输出。
根据第二创新的电平转换电路的实施方式，由高压电源供电切断控制电路，产生高压控制信号，以及，保护电路，也作为切断电路，包括降低电路，用于将切断控制电路产生的高压控制信号降低到低压电源的电压。
如上所述，第二创新的电平转换电路和用于即使补偿信号对的N型晶体管由低压晶体管构成，其门限电压为低。这样，即使低压电源的电压被设置为较低电压，低压晶体管也可以按照需要工作，允许电平转换电路可靠地执行所需电平转换操作。另外，保护电路避免了N型补偿信号对接收晶体管两端之间的应用电压超出N型补偿信号对接收晶体管的耐受电压，由此避免了N型补偿信号接收晶体管的损坏。


图1是根据本发明第一实施方式的电平转换电路配置的视图。
图2是根据第一实施方式的电平转换电路的第一个改进实例的视图。
图3是根据第一实施方式电平转换电路的第二个改进实例的视图。
图4是根据本发明第二实施方式的电平转换电路配置的视图。
图5是第二实施方式的电平转换电路中使用的二极管由N型晶体管代替的电平转换电路特定配置的视图。
图6是第二实施方式的电平转换电路中使用的二极管由P型晶体管代替的电平转换电路特定配置的视图。
图7是根据本发明第三实施方式的电平转换电路配置的视图。
图8是根据本发明第四实施方式的电平转换电路配置的视图。
图9是根据本发明第五实施方式的电平转换电路配置的视图。
图10是根据本发明第六实施方式的电平转换电路配置的视图。
图11是根据本发明第七实施方式的电平转换电路配置的视图。
图12是根据本发明第八实施方式的电平转换电路配置的视图。
图13A是第八实施方式的电平转换电路中使用的由二极管构成的示例性箝位电路的视图，图13B是由晶体管构成的示例性箝位电路的视图。
图14是传统电平转换电路配置的视图。
图15是根据本发明第九实施方式的电平转换电路配置的视图。
图16是根据本发明第十实施方式的电平转换电路配置的视图。
图17是根据本发明第十一实施方式的电平转换电路配置的视图。
图18A到18G是本发明第九实施方式至第十一实施方式的电平转换电路中使用的保护电路改进示例的视图。
图19是根据本发明第十二实施方式的电平转换电路配置的视图。
图20是根据本发明第十三实施方式的电平转换电路配置的视图。
图21是根据本发明第十四实施方式的电平转换电路配置的视图。
图22A到22E是本发明第十二实施方式至第十四实施方式的电平转换电路中使用的保护电路改进示例的视图。
图23是另一个传统电平转换电路配置的视图。
具体实施例方式
下面本发明的优选实施方式将参照附图描述。
(第一实施方式)图1是根据本发明第一实施方式的电平转换电路配置的视图。
在图1中，标号IN代表信号输入端，标号INV1代表用于将输入端IN输入的信号反相的反相器，标号INV2代表用于将反相器INV1输出的信号反相的反相器。反相器INV1和INV2工作在低压电源VDD供电的电压，例如1.5V。
在图1中，标号N1和N2代表N型低压晶体管，其接收一对补偿信号，并且仅可以抵抗低压(下文称为“N型补偿信号接收低压晶体管”)。N型补偿信号接收低压晶体管N1和N2各自的源极接地。被反相器INV1反相的信号XIN(作为补偿信号的第一和第二信号之一)输入N型晶体管(即第一个N型晶体管)N1的栅极。被反相器INV2反相的信号XXIN(作为补偿信号的第一和第二信号之另一信号)输入另一N型晶体管(即第二个N型晶体管)N2的栅极。
N型信号接收晶体管N1的漏极连接N型保护晶体管(即第三个N型晶体管)N3，其连接点作为第一节点W1。N型保护晶体管N3的栅极连接低压电源VDD。类似的，N型信号接收晶体管N2的漏极连接N型保护晶体管(即第四个N型晶体管)N4，其连接点作为第二节点W2。N型保护晶体管N4的栅极连接低压电源VDD。
在图1的电平转换电路中，除反相器INV1和INV2，N型补偿信号接收晶体管N1和N2和两个N型保护晶体管N3和N4外，所有设备都是高压设备，这些设备工作在高压电源VDD3供电的高电压，例如3.3V。这些设备可以抵抗高电压，下文被成为“高压设备”。
N型保护晶体管N3的漏极连接N型高压晶体管(即第五个晶体管)N5，其连接点作为第三节点W3。低压电源VDD的电压输入N型高压晶体管N5的栅极。N型保护晶体管N4的漏极连接N型高压晶体管(即第六个晶体管)N6，其连接点作为第四节点W4。低压电源VDD的电压输入N型高压晶体管N6的栅极。
在图1中，标号P1和P2代表P型晶体管对。P型晶体管P1和P2的源极连接高压电源VDD3。每个P型晶体管的栅极交叉连接彼此的漏极，它们各自的漏极连接在N型高压晶体管N5和N6的漏极。P型晶体管(即第一P型晶体管)P1和N型高压晶体管N5连接的连接点作为第五节点W5，另一P型晶体管(即第二P型晶体管)P2和N型高压晶体管N6连接的连接点是第六节点W6。输出端OUT连接第六节点W6。两个P型晶体管P1和P2组成电源电路A，同时两个N型保护晶体管N3和N4组成保护电路B。
N型补偿信号接收晶体管N1和N2的门限电压被设置为典型值，例如0.3V。另一方面，N型高压晶体管N5和N6的门限电压被设置为0V，例如低于N型补偿信号接收晶体管N1和N2的门限电压(0.3V)。组成保护电路B的两个N型晶体管N3和N4的门限电压被设置为例如0.3V，与N型补偿信号接收晶体管N1和N2相同。P型晶体管对P1和P2的门限电压被设置为典型值，例如0.7V。
下面，将描述具有上述配置的电平转换电路如何工作。首先，在稳定状态时，输入端IN接收的信号电势为H(即VDD)电平，N型晶体管N1截止，N型晶体管N2导通，N型晶体管N4导通，N型晶体管N6导通，P型晶体管P1导通，P型晶体管P2截止，N型晶体管N5截止，N型晶体管N3截止。第五节点W5具有高压电源VDD3的电势(3.3V)，同时第六节点W6的电势为0V。作为结果，输出端OUT的电压为L(0V)电平。
两个N型信号接收晶体管N1和N2由能够抵抗低压电源VDD的低压设备构成，它们的门限电压是典型值0.3V。如果这些晶体管N1和N2由能够抵抗高压电源VDD3的高压设备构成，它们的门限电压将是典型值，例如0.7V。因此，在本实施方式中即使低压电源VDD的电压被设置为低于门限电压的电压差值(即0.4V＝0.7V-0.3V)，图1中的电平转换电路也能按需要工作。
另外当N型信号接收低压晶体管N1在截止状态时，N型高压晶体管N5也在截止状态，这样在第5节点W5的电势(由高压电源VDD3提供的3.3V)不能被加到处于截止状态的N型信号接收低压晶体管N1，由此避免了N型低压晶体管N1损坏。此外，即使低压电源VDD的电压被设置为低，N型高压晶体管N5也可以工作在良好状态，因为N型高压晶体管N5的门限电压为0V，其低于典型的应用值，其中N型高压晶体管N5的栅极连接低压电源VDD。
此外如果N型高压晶体管N5的门限电压由于温度变化或制造过程中的变化等因素变化为低于0V并变为负值，节点W3的电势升高超出低压电源VDD的电压。即使在这种情况下，N型保护晶体管N3允许节点W1的电势变为电压(VDD-门限电压＝VDD-0.3V)，这避免了应用电压超出N型信号接收晶体管N1两端之间的低压电源VDD的电压。
此外，由于反相器INV1产生的反相信号XIN输入到N型信号接收晶体管N1的栅极，所以没有电流从节点W3经过反相器INV1中的寄生二极管流到低压电源VDD。
另一方面，在稳定状态下，输入端IN的信号电势为L(即0V)电平，N型晶体管N1导通，N型晶体管N2截止，N型晶体管N3导通，N型晶体管N5导通，P型晶体管P 1截止，P型晶体管P2导通，N型晶体管N6截止，N型晶体管N4截止。第五节点W5的电势为0V，同时第六节点W6具有高压电源VDD3的电势(3.3V)。作为结果，输出端OUT的电压为H(3.3V)电平。
在这种情况下，也可以得到上述稳定状态达到的效果，在稳定状态输入端IN接收的信号电势为H(VDD)电平。更具体地，即使低压电源VDD的电压被设置为低，图1的电平转换电路也可以按照需要工作，因为两个N型信号接收晶体管N1和N2由低压设备构成，并且它们的门限电压低达0.3V；N型高压晶体管N6在截止状态，避免将高压电源VDD3的电压加到N型低压晶体管N2；即使低压电源VDD的电压进一步降低，N型高压晶体管N6也能很好地工作。
此外，即使由于温度变化或制造过程中的变化等因素，N型高压晶体管N6的门限电压降低，引起节点W4的电势升高超出低压电源VDD的电压，N型保护晶体管N4也能允许节点W2的电势变为电压(VDD-门限电压)。这避免了应用电压超出N型信号接收晶体管N2两端之间的低压电源VDD的电压。
另外，由于反相器INV2产生的反相信号XXIN(＝IN)输入到N型信号接收晶体管N2的栅极，所以没有电流从节点W4经过反相器INV2中的寄生二极管流到低压电源VDD。
N型高压晶体管N5和N6的门限电压被设置为例如低达0V。因此，即使低压电源VDD的电压被设置为低，图1的电平转换电路也能可靠地工作。
(第一实施方式的第一个改进实例)
图2说明第一实施方式的第一个改进实例。
这个改进实例通过改变第一实施方式电源电路A的内部配置得到。更具体地，在图2显示的电源电路A中，标号P1和P2代表P型晶体管对。P型晶体管P1和P2的源极连接高压电源VDD3，同时每个P型晶体管的栅极交叉耦合到彼此的漏极。它们各自的漏极连接N型晶体管N5和N6的漏极。P型晶体管P1(即第一P型晶体管)和N型晶体管N5的连接点是第五节点W5，另一P型晶体管(即第二P型晶体管)P2和N型晶体管N6的连接点是第六节点W6。
标号P3和P4代表P型晶体管构成的阻流晶体管对。阻流晶体管P3和P4的源极连接高压电源VDD3，它们的漏极连接P型晶体管P1和P2各自的源极。阻流晶体管(即第三P型晶体管)P3和第一P型晶体管P1连接的连接点作为第七节点W7，另一个阻流晶体管(即第四P型晶体管)P4和第二P型晶体管P2连接的连接点作为第八节点W8。阻流晶体管P3的栅极通过反相器INV3连接第六节点W6，同时另一个阻流晶体管P4的栅极通过反相器INV3和反相器INV4连接第六节点W6。反相器INV4在其输出端连接输出端OUT。此外，标号P5代表栅极接地的P型晶体管构成的电阻器。电阻器P5的一端连接第七节点W7，同时另一端连接第八节点W8。
在图2的电平转换电路中，由于具有上述配置，N型补偿信号接收低压晶体管N1和N2，N型高压晶体管N5和N6，和保护电路B是本发明的关键部件，它们和第一实施方式中的描述相同。应当注意到，尽管这一改进实例的电源电路A以不同于第一实施方式的方法工作，但是对它的描述省略，这是因为电源电路A的工作在本发明中不重要。
(第一实施方式的第二个改进实例)图3是第一实施方式的第二个改进实例。
这个改进实例通过另一改变第一实施方式电源电路A的内部配置得到。
更具体地，图3的电源电路A包括预充电电路，其包括P型晶体管对P6和P7构成的电源电路；N型晶体管对N7和N8构成的切断电路；和作为电阻器的P型晶体管P8。P型晶体管P6的源极连接高压电源VDD3，漏极连接第五节点W11。另一P型晶体管P7的源极连接高压电源VDD3，漏极连接第六节点W12。在图3显示的预充电电路中，N型晶体管N7在第五节点W11和N型晶体管N5之间，同时另一N型晶体管N8在第六节点W12和N型晶体管N6之间。P型晶体管P8连接两个P型晶体管P6和P7(即第五节点W11和第六节点W12)的漏极。
图3的电源电路A进一步包括触发电路，其包括第一和第二两输入NAND电路NAND1和NAND2，和由两个反相器INV5和INV6构成的预充电控制电路。第一NAND电路NAND1接收第五节点W11的电势和第二NAND电路NAND2产生的输出信号，同时第二NAND电路NAND2接收第六节点W12的电势和第一NAND电路NAND1产生的输出信号。第一和第二NAND电路的输出是触发电路产生的输出。预充电控制电路控制预充电电路的工作。一旦接受到触发电路的第一NAND电路NAND1的输出，反相器INV5就反相接收信号并输出其反相信号到预充电电路中的P型晶体管P6的栅极和N型晶体管N7的栅极。另一反相器INV6一旦接收到触发电路的第二NAND电路NAND2的输出，就反相接收的信号并输出其反相的信号到预充电电路中的P型晶体管P7的栅极和N型晶体管N8的栅极。
在图3的电平转换电路中由于具有上述配置，N型补偿信号接收低压晶体管N1和N2，N型高压晶体管N5和N6和保护电路B是本发明的重要组成，和第一实施方式中的描述相同。应注意到，尽管这一改进实例的电源电路A以不同于第一实施方式的方法工作，但是对它的描述省略，这是因为电源电路A的工作在本发明中不重要。
(第二实施方式)图4是根据这一实施方式的电平转换电路特定配置的视图。
在图4显示的配置中，图1显示的第一实施方式的电平转换电路中的保护电路B由二极管构成。更具体地，图1的N型晶体管N3和N4分别由保护二极管D1和D2取代。保护二极管D1的阴极连接节点W1和阳极连接节点W3。类似的，保护二极管D2的阴极连接节点W2和阳极连接节点W4。
在以上述方式配置的电平转换电路中，通过二极管D1和D2的各个门限电压，节点W1和W2的电势分别低于节点W3和W4的电势，由此避免应用电压超出N型信号接收晶体管N1和N2两端之间低压电源的电压。在其他方面该电路以和第一实施方式相同的方法工作并具有相同功能。
如图5所示，二极管D1和D2可以由N型晶体管N9和N10取代。N型晶体管N9连接在节点W1和W3之间，并且其栅极连接到节点W3。另一N型晶体管N10连接在节点W2和W4之间，并且其栅极连接到节点W4。
作为替换，如图6显示，二极管D1和D2可以由P型晶体管P9和P10取代。P型晶体管P9连接在节点W1和W3之间，并且其栅极连接到节点W1，并且其后偏压点W连接到节点W3。另一P型晶体管P10连接在节点W2和W4之间，并且其栅极连接到节点W2，并且其后偏压点连接到节点W4。
(第三实施方式)图7是根据该实施方式的电平转换电路的特定配置视图。
在该实施方式中，停止方式输入信号端STOP被加在图1显示的第一实施方式电平转换电路的N型高压晶体管N5和N6共同的栅极。
当H(1.5V)电平(即低压电源电压VDD)的停止方式信号输入停止方式输入端STOP，该实施方式的电平转换电路以与第一实施方式相同的方法工作并具有相同功能。另一方面当L(0V)电平的停止方式信号输入停止方式输入端STOP，N型高压晶体管N5和N6变为截止，以停止电平转换电路，由此避免高压电源VDD3流出的电流流到地。
正如第二实施方式，没有连接低压电源VDD和N型晶体管N3和N4的栅极，图4，5或6中显示的二极管可用作保护电路B。
(第四实施方式)图8是根据第四实施方式的电平转换电路特定配置的视图。
图8的配置不同于图1显示的第一实施方式中电平转换电路的配置，其有补偿输入信号，该信号输入N型信号接收晶体管N1和N2各自的栅极，并经延迟电路15分别输入N型高压晶体管N5和N6各自的栅极。在其他方面，图8显示的配置与第一实施方式相同。
在该实施方式中，当输入端IN接收的信号电势为H(VDD)电平时，N型高压晶体管N5栅极电压在预定时间延迟后变为L(0V)电平。另一N型高压晶体管N6栅极电压在预定时间延迟后变为H(VDD)电平。此时，N型晶体管N1为截止，N型晶体管N2为导通，N型晶体管N4为导通，N型晶体管N6为导通，P型晶体管P1为导通，P型晶体管P2为截止，N型晶体管N5为截止，N型晶体管N3为导通。第五节点W5具有高压电源VDD3的电势(3.3V)，同时第六节点W6的电势为0V。作为结果，输出端OUT的电压为L(0V)电平。此时，第一节点W1电势为0V，由此避免应用电压超出N型信号接收晶体管N1两端之间低压电源VDD的电压。
另一方面，输入端IN接收的信号电势为L(0V)电平，N型高压晶体管N5栅极电压在预定时间延迟后变为H(VDD)电平。另一N型高压晶体管N6栅极电压在预定时间延迟后变为L(0V)电平。此时，N型晶体管N1为导通，N型晶体管N2为截止，N型晶体管N3为导通，N型晶体管N5为导通，P型晶体管P1为截止，P型晶体管P2为导通，N型晶体管N6为截止，N型晶体管N4为导通。第五节点W5的电势为0V，同时第六节点W6具有高压电源VDD3的电势(3.3V)。作为结果，输出端OUT的电压为H(3.3V)电平。在此情况，第二节点W2电势为0V，由此避免应用电压超出N型信号接收晶体管N2两端之间低压电源VDD的电压。其他功能与第一实施方式所述相同。
正如第二实施方式，没有连接低压电源VDD和N型保护晶体管N3和N4的栅极，二极管可用作保护电路B。
(第五实施方式)图9是根据该实施方式的电平转换电路特定配置的视图。
图9显示的配置不同于图8显示的第四实施方式的电平转换电路之处在于延迟电路15分别产生的输出信号还输入N型保护晶体管N3和N4各自的栅极。
在本实施方式的电平转换电路中，当输入端IN接收的信号电势为H(VDD)电平时，N型保护晶体管N3和N型高压晶体管N5的栅极电压在预定时间延迟后变为L(0V)电平。N型保护晶体管N4和N型高压晶体管N6的栅极电压在预定时间延迟后变为H(VDD)电平。此时，N型晶体管N1为截止，N型晶体管N2为导通，N型晶体管N4为导通，N型晶体管N6为导通，P型晶体管P1为导通，P型晶体管P2为截止，N型晶体管N5为截止，N型晶体管N3为截止。第五节点W5具有高压电源VDD3的电势(3.3V)，同时第六节点W6的电势为0V。作为结果，输出端OUT的电压为L(0V)电平。此时，第一节点W1电势为0V，由此避免应用电压超出N型信号接收晶体管N1两端之间低压电源VDD的电压。
另一方面，输入端IN接收的信号电势为L(0V)电平，N型保护晶体管N3和N型高压晶体管N5的栅极电压在预定时间延迟后变为H(VDD)电平。N型保护晶体管N4和N型高压晶体管N6的栅极电压在预定时间延迟后变为L(0V)电平。在此情况，N型信号接收晶体管N1为导通，N型晶体管N2为截止，N型保护晶体管N3为导通，N型晶体管N5为导通，P型晶体管P1为截止，P型晶体管P2为导通，N型晶体管N6为截止，N型晶体管N4为截止。第五节点W5的电势为0V，同时第六节点W6具有高压电源VDD3的电势(3.3V)。作为结果，输出端OUT的电压为H(3.3V)电平。此时，第二节点W2电势为0V，由此避免应用电压超出N型信号接收晶体管N2两端之间低压电源VDD的电压。其他功能与第一实施方式所述相同。
(第六实施方式)图10是根据第六实施方式的电平转换电路特定配置的视图。
图10的配置不同于图1显示的第一实施方式的电平转换电路之处在于补偿信号，其输入N型信号接收晶体管N1和N2各自的栅极，还输入N型高压晶体管N5和N6各自的栅极。在其他方面，图10的配置与第一实施方式描述的相同。
本实施方式的电平转换电路的操作不同于图8显示的第四实施方式之处如下。在第四实施方式，当N型信号接收晶体管N1变为导通或者截止后，经过给定的时间延迟，N型高压晶体管N5变为导通或者截止。然而，在本实施方式，N型信号接收晶体管N1和N型高压晶体管N5同时变为导通或者截止。类似的，在本实施方式中，N型信号接收晶体管N2和N型高压晶体管N6同时变为导通或者截止，而不同于第四实施方式，在第四实施方式中，在N型信号接收晶体管N2变为导通或者截止后，经过给定的时间延迟，N型高压晶体管N6变为导通或者截止。在其他方面，电路的操作和功能与第四实施方式相同。
正如第二实施方式，没有连接低压电源VDD和N型保护晶体管N3和N4的栅极，二极管可用作保护电路B。
(第七实施方式)图11是根据本实施方式的电平转换电路特定配置的视图。
图11的配置不同于图10显示的第六实施方式的电平转换电路之处在于补偿信号，其输入N型信号接收晶体管N1和N2各自的栅极，还输入N型保护晶体管N3和N4各自的栅极。
本实施方式的电平转换电路的操作不同于图9显示的第五实施方式之处如下。在第五实施方式，在N型信号接收晶体管N1变为导通或者截止后，经过给定的时间延迟，N型保护和高压晶体管N3和N5变为导通或者截止。然而，在本实施方式，N型信号接收，保护和高压晶体管N1，N3和N5同时变为导通或者截止。类似的，在第五方式中，在N型信号接收晶体管N2变为导通或者截止后，经过给定的时间延迟，N型保护和高压晶体管N4和N6变为导通或者截止。然而，在本实施方式中，N型信号接收，保护和高压晶体管N2，N4和N6同时变为导通或者截止。在其他方面，电路的操作和功能与第五实施方式相同。
(第八实施方式)图12是根据本实施方式的电平转换电路特定配置的视图。
通过在图1的第一实施方式的电平转换电路中，分别在节点W3和低压电源VDD之间以及在节点W4和低压电源VDD之间增加第一和第二箝位电路16得到本实施方式的电平转换电路。
图13A和图13B是说明箝位电路16的例子。在图13A中，箝位电路16由二极管D3构成，在图13B中，箝位电路16由一个或更多晶体管(例如图13B中的两个N型晶体管N11和N12)构成。
N型高压晶体管N5和N6的门限电压可能由于温度变化或制造处理中的变化而改变，这可能导致节点W3和W4的电势上升超出低压电源VDD的电压。然而，在本实施方式中，当节点W3和W4的电势上升超出低压电源VDD的电压时，箝位电路16允许节点W3和W4的电荷溢出至低压电源VDD，由此避免了应用电压超出N型保护晶体管N3和N4两端之间的低压电源VDD的电压。在其他方面，电路的操作和功能与第一实施方式相同。
在本实施方式中，箝位电路16被加入第一实施方式的电平转换电路的配置中。很明显，箝位电路16可以被加入第二实施方式到第七实施方式的电平转换电路中。
(第九实施方式)
图15是根据本实施方式的电平转换电路特定配置的视图。在图15中，标号IN代表信号输入端，标号INV11代表用于将输入端IN输入的信号反相的反相器。输入输入端IN的输入信号由低压电源VDD供电，其提供例如1.5V的低压。
在图15中，标号N11和N12代表N型低压晶体管，其接收一对补偿的第一和第二信号。输入至输入端IN的信号IN(作为补偿信号的第一和第二信号之一)输入N型晶体管N11的栅极。反相器INV11产生的反相信号XIN(作为补偿信号的第一和第二信号之另一信号)输入另一N型晶体管N12的栅极。
在图15显示的电平转换电路中，反相器电路INV11，两个N型补偿信号接收晶体管N11和N12都是低压设备，它们由低压电源VDD供电。下面将描述的所有其他设备都是高压设备，它们工作在由高压电源VDD3供电的高电压，例如3.3V。
在图15的电平转换电路中，标号D1代表P型晶体管对P1和P2构成的电源电路。P型晶体管P11的源极连接高压电源VDD3，漏极连接在第一节点W11。另一P型晶体管P12的源极连接高压电源VDD3，漏极连接在第二节点W12。当P型晶体管P11或P12为导通时，电源电路D1通过状态为导通的P型晶体管P11或P12，提供高压电源VDD3的电压给第一或第二节点W11或W12。两个P型晶体管P11和P12的漏极，即第一和第二节点W11和W12通过用作电阻器的P型晶体管P13(即电阻器)彼此连接。P型晶体管P13栅极接地。
此外，标号E代表锁存电路，其由第一和第二两输入NAND电路NAND11和NAND12构成。第一NAND电路NAND11接收来自第一节点W11的信号和第二NAND电路NAND12的输出信号，同时第二NAND电路NAND12接收来自第二节点W12的信号和第一NAND电路NAND11的输出信号，这样，第一和第二两输入NAND电路NAND11和NAND12保持第一和第二节点W11和W12各自的电势。第一NAND电路NAND11的输出端连接在输出端OUT。
切断电路D2具有两条连地通路GP11和GP12，它们分别从第一和第二节点W11和W12分别经两个N型补偿信号接收晶体管N11和N12到地，切断电路D2处于两个N型补偿信号接收晶体管N11和N12和地之间。切断电路D2由两个N型晶体管N13和N14构成。N型晶体管N13源极接地，漏极连接N型补偿信号接收晶体管N11。另一N型晶体管N14源极接地，漏极连接另一N型补偿信号接收晶体管N12。
另外，在图15显示的电平转换电路中，锁存电路E的第一和第二NAND电路NAND11和NAND12各自的输出端连接反相器电路INV12和INV13。反相器电路INV12和INV13组成电源和切断控制电路J，用来控制电源电路D1和切断电路D2。反相器电路INV12接收第一NAND电路NAND11的输出信号，并将接收的信号反相后输出到电源电路D1的P型晶体管P11的栅极和切断电路D2的N型晶体管P13的栅极。类似的，另一反相器电路INV13接收第二NAND电路NAND12的输出信号，并将接收的信号反相后输出到电源电路D1的P型晶体管P12的栅极和切断电路D2的N型晶体管N14的栅极。
在图15显示的该实施方式的电平转换电路的特征是，第一节点W11和N型补偿信号接收晶体管N11的漏极之间以及第二节点W12和N型补偿信号接收晶体管N12的漏极之间的保护电路C。保护电路C保护N型补偿信号接收晶体管N11和N12。保护电路C由两个N型晶体管N15和N16构成。N型晶体管N15源极连接N型补偿信号接收晶体管N11的漏极，并且N型晶体管N15漏极连接第一节点W11。另一N型晶体管N16源极连接另一N型补偿信号接收晶体管N12的漏极，并且N型晶体管N16漏极连接第二节点W12。两个N型晶体管N15和N16各自的栅极连接低压电源VDD。组成保护电路C的N型高压晶体管N15和N16的门限电压被设置为例如大约0V的低压。
下面，将描述具有上述配置的电平转换电路如何工作。
在稳定状态，第一和第二节点W11和W12的电势都在H(即VDD3)电平。在输入信号是L(即0V)电平的情况下，N型补偿信号接收晶体管N11和N12分别为截止和导通，锁存电路E的第一和第二NAND电路NAND11和NAND12各自的输出分别是L(即0V)电平和H(即VDD3)电平，这样，第一和第二NAND电路NAND11和NAND12保持各自的逻辑电平。此时，电源电路D1的P型晶体管P11和P12分别为截止和导通，切断电路D2的N型晶体管N13和N14分别为导通和截止。保护电路C的N型晶体管N15和N16的源极电压，即N型补偿信号接收晶体管N11和N12的漏极电压被限制为不超出低压电源VDD的电源电压(不超出N型晶体管N11和N12的耐受电压)。因此，第一和第二节点W11和W12的高压电源VDD3的电压没有加到N型补偿信号接收晶体管N11和N12的两端。相应的，超出低压电源VDD电源电压的电压也没有加到N型补偿信号接收晶体管N11的两端，因此避免了N型补偿信号接收晶体管N11损坏。由于NAND电路NAND11为L(即0V)电平，所以输出端OUT是L(即0V)电平。
在上述情况下，如果将输入信号IN从L(即0V)电平变为H(即VDD3)电平，N型补偿信号接收晶体管N11变为导通，同时另一N型晶体管N12变为截止。此时，切断电路D2的N型晶体管N13为导通，这样通过切断电路D2的N型晶体管N13，N型补偿信号接收晶体管N11的漏极接地，这导致保护电路C的N型晶体管N15变为导通。结果，接地通路GP11连接地，由此第一节点W11的电势从H(即VDD3)电平变为L(即0V)电平，这导致锁存电路E的逻辑电平反转。作为结果，NAND电路NAND11的输出反相为H(即VDD3)电平，同时NAND电路NAND12的输出反相为L(即0V)电平。然后，切断电路D2的N型晶体管N13变为截止以阻断接地通路GP11，同时电源电路D1的P型晶体管P11变为导通，由此允许高压电源VDD3将第一节点W11预充电为H(即VDD3)电平。另一方面，电源电路D1的P型晶体管P12变为截止以停止高压电源VDD3对第二节点W12的预充电，同时切断电路D2的N型晶体管N14变为导通，这样电平转换电路接入等待状态，在该状态电平转换电路等待下一个输入信号改变。由于NAND电路NAND11的输出为H(即VDD3)电平，所以输出端OUT的电压为H(即VDD3)电平。图15显示的电平转换电路工作在上述方式，输出通过改变由低压电源VDD供电的输入信号逻辑电平得到的信号到高压电源VDD3电平。
两个N型晶体管N11和N12由门限电压为低的低压晶体管构成，在各自的栅极接收补偿信号。因此，即使用于补偿信号的低压电源VDD的电源电压被设置为更低，N型晶体管N11和N12也能按照需要工作。作为结果，图15的电平转换电路执行可靠的电平转换。
另外，当N型补偿信号接收晶体管N11变为导通以连接接地通路GP11到地时，第一节点W11的电势为H(即VDD3)电平。然而，保护电路C的N型晶体管N15的栅极连接低压电源VDD。因此保护电路C的N型晶体管N15限制N型补偿信号接收晶体管N11的漏极电压，使之不超出低压电源VDD的电源电压。相应的，超出低压电源VDD电源电压的电压(即超出N型晶体管N11的耐受电压)也没有加到N型补偿信号接收晶体管N11的两端，因此避免了N型补偿信号接收晶体管N11损坏。
同样，由于组成保护电路C的N型高压晶体管N15和N16的门限电压被设置为接近例如0V的低压，因此保护电路C的两个N型高压晶体管N15和N16正常工作，即使低压电源VDD的电压被设置为低。作为结果，图15的电平转换电路可靠的工作。
在输入信号IN以相反的方向变为上述情况中的状态，即从H(即VDD3)电平变为L(即0V)电平，电平转换电路也可以以上述方式工作，因此省略相应的描述。
(第十实施方式)图16是根据本发明第十实施方式的电平转换电路特定配置的视图。
如图15所示，在第九实施方式的电平转换电路中，组成保护电路C的两个N型晶体管N15和N16各自的栅极连接低压电源VDD。在该实施方式中，输入信号IN和信号XIN分别输入N型晶体管N15和N16各自的栅极，其中信号XIN是由反相器电路INV11产生的，对输入信号IN反相的信号。在其他方面，本实施方式的电平转换电路的配置与图15显示的相同，对其的描述在这里省略。
因此，如同第九实施方式，在本实施方式中，当输入信号例如从L(即0V)电平变为H(即VDD)电平时，N型补偿信号接收晶体管N11变为导通，这样第一节点W11的电势因为第一节点W11的电荷通过接地通路GP11流动而从H(即VDD3)电平下降。此时，输入信号IN的H电平电势(即低压电源VDD的电源电压)被加到保护电路C的N型晶体管N15的栅极，其允许保护电路C的N型晶体管N15限制N型补偿信号接收晶体管N11的漏极电势，使之不超出低压电源VDD的电压(即不超出N型晶体管N11的耐受电压)，由此避免了N型补偿信号接收晶体管N11损坏。尽管另一N型补偿信号接收晶体管N12变为截止，L电平(即0V)电压还是被加到保护电路C的另一N型晶体管N16的栅极。因此，即使第二节点W12具有高压电源VDD3的电压，高压电源VDD3的高压也不能加到N型补偿信号接收晶体管N12的漏极。
这在输入信号IN从H(即VDD3)电平变为L(即0V)电平的情况下保持正确。
(第十一实施方式)图17是根据本发明第十一实施方式的电平转换电路特定配置的视图。
与图17和图15显示的电平转换电路相比，两个N型补偿信号接收晶体管N11和N12放置的位置和组成切断电路D2的N型晶体管N13和N14放置的位置被互换。更具体地，在图17的配置中，保护电路C和切断电路D2放置在两个N型补偿信号接收晶体管N11和N12以及第一和第二节点W11和W12之间。在其他方面，本实施方式的配置与第九实施方式所述相同。
因此，在本实施方式的电平转换电路中，组成切断电路D2的N型晶体管N13和N14以及保护电路C的两个N型晶体管N15和N16限制两个N型补偿信号接收晶体管N11和N12的漏极电势为小于低压电源VDD电势的电势(即不超出两个N型晶体管N11和N12的耐受电压的电势)。
要注意，图18A到18G显示的保护电路C1到C7可用作前面的第一到第十实施方式中描述的保护电路C的改进实例。例如，在图18A显示的保护电路C1中，位于接地通路GP11和GP12的设备是串联电路，在每个串联电路中，N型高压晶体管N51与N型低压晶体管N52连接。N型高压晶体管N51的门限电压例如为0V，同时N型低压晶体管N52的门限电压例如为0.3V。因此，在N型高压晶体管N5 1的制造过程中，即使它们的门限电压不变为0V而是变为负值(例如，-0.1V)，加到N型低压晶体管N52源极(即N型补偿信号接收晶体管N11和N12的漏极)的电压也被限制为比低压电源VDD的电压低它们的门限电压的电压(即VDD-0.3V)。同样，在图18E中，图18A的N型低压晶体管N52由二极管D11取代。此外，如图18G所示，如果两个N型高压晶体管N51的源极通过二极管组成的箝位电路D12连接低压电源VDD，N型高压晶体管N51的源极电压就被限制在低压电源VDD的电压，由此N型低压晶体管N52被很好的保护。输入N型补偿信号接收晶体管N11和N12栅极的信号IN和XIN输入图18B到18D和18F显示的N型晶体管N51或N52各自的栅极，其中N型补偿信号接收晶体管N11和N12串联到N型晶体管N51和N52。图18E到18G显示的二极管D11和D12可以由N型和P型晶体管取代。虽然在图18G，箝位电路D12被加到图18A显示的保护电路C1中，很明显箝位电路D12也可以被加到图18B到18F显示的保护电路C2到C6中。
(第十二实施方式)图19是根据本发明第十二实施方式的电平转换电路特定配置的视图。
在图17显示的第十一实施方式的电平转换电路中，提供了切断电路D2和保护电路C。然而，在本实施方式中，图17显示的组成切断电路D2的两个N型晶体管N13和N14也用作图17的组成保护电路C的两个N型晶体管N15和N16，这样，两个N型晶体管N13和N14组成切断电路/保护电路G。
在切断电路/保护电路G中，N型晶体管N13和N14由工作在例如高压3.3V的高压设备构成，该高压由高压电源VDD3提供。N型晶体管N13和N14的门限电压被设置为低压例如约0V。
切断电路/保护电路G中的N型晶体管N13和N14在其各自的栅极连接第一和第二电平转换器(即降压电路)LD11和LD12。这些电平转换器LD11和LD12由高压设备构成，这些高压设备由高压电源VDD3供电，。这些电平转换器LD11和LD12分别接收连接到锁存电路E的两个反相器电路INV12和INV13的输出。电平转换器LD11和LD12和反相器电路INV12和INV13作为中断控制电路F用于控制切断电路/保护电路G的切断电路部分。更具体地，第一电平转换器LD11接收反相器电路INV12的输出信号，改变该接收信号相对于低压电源VDD电平的逻辑电平，并输出结果信号到切断电路/保护电路G的N型晶体管N13的栅极。类似的，第二电平转换器LD12接收反相器电路INV13的输出信号，改变该接收信号相对于低压电源VDD电平的逻辑电平，并输出结果信号到切断电路/保护电路G的另一N型晶体管N14的栅极。
在按照上述方式配置的电平转换电路中，切断电路/保护电路G限制N型补偿信号接收晶体管N11和N12的漏极电势为低于低压电源VDD电势的低电势(即不超出两个N型晶体管N11和N12的耐受电压的电势)，由此避免了N型补偿信号接收晶体管N11和N12的损坏。
此外，组成切断电路/保护电路G的N型高压晶体管N13和N14的门限电压被设置为例如0V的低压。因此，图19的电平转换电路可靠地工作，即使低压电源VDD的电压被设置为低。
此外，由于只有两个N型晶体管N13和N14作为保护电路和切断电路，因此，电路规模可以缩小到与第九个和第十个实施方式相比。
(第十三实施方式)图20是根据本发明第十三实施方式的电平转换电路特定配置的视图。
本实施方式的电平转换电路在以下方面不同于图19显示的电平转换电路。在图19显示的电平转换电路中，提供电平转换器LD11和LD12将反相器电路INV12和INV13产生的信号的电压电平降低到低压电源VDD的电压电平，将处于低压电源VDD的电压电平的信号提供给切断电路/保护电路G的N型晶体管N13和N14。然而，在本实施方式中，由低压电源VDD供电的输入信号IN和其反相信号XIN经延迟电路DINV11和DINV12被分别提供给切断电路/保护电路G的N型晶体管N13和N14，其中延迟电路DINV11和DINV12分别由反相器电路构成。
延迟电路DINV11和DINV12作为切断控制电路J1，控制切断电路/保护电路G的切断电路部分。延迟电路DINV11和DINV12由低压电源VDD供电的工作在例如1.5V低压的低压设备构成。由于提供了切断控制电路J1，因此两个反相器电路INV12和INV13没有切断控制功能，而是作为电源控制电路I控制仅有的电压电路D1。
因此在本实施方式的电平转换电路中，当输入信号从L(即0V)电平变为H(即VDD)电平，N型补偿信号接收晶体管N11变为导通。此时，切断电路/保护电路G的N型晶体管N13为导通，直到延迟电路DINV11的给定延迟时间过去。这样，接地通路GP11接地，导致第一节点W11的电势从H(即VDD3)电平变为L(即0V)电平。此时，栅极电势为H(即VDD)电平的切断电路/保护电路G的N型晶体管N13限制其源极电势，即N型补偿信号接收晶体管N11的漏极电势为不超出低压电源VDD的电压(即不超出N型晶体管N11的耐受电压)。这避免了N型补偿信号接收晶体管N11损坏。
利用将第一节点W11的电势变为L(即0V)电平的电平转换，锁存电路E的NAND电路NAND12变为L(即0V)电平，导致反相器电路INV13产生输出信号用于截止电源电路D1的P型晶体管P12。结果，停止对第二节点W12预充电，并且当延迟电路DINV12的给定延迟时间过去时，另一N型补偿信号接收晶体管N14的栅极电势变为H(即VDD)电平，导致N型晶体管N14导通。作为结果，电平转换电路进入等待状态，在该状态电平转换电路等待下一个输入信号。
(第十四实施方式)图21是根据本发明第十四实施方式的电平转换电路特定配置的视图。
本实施方式的电平转换电路在以下方面不同于图20显示的电平转换电路。在本实施方式中，输入信号以不同于图20显示的方式输入切断电路/保护电路G的N型晶体管N13和N14的栅极。具体的，输入信号IN通过延迟电路DL11输入切断电路/保护电路G的N型晶体管N14，同时输入信号IN的反相信号XIN通过另一延迟电路DL12输入切断电路/保护电路G的N型晶体管N13。这两个延迟电路DL11和DL12组成切断控制电路J2，并由低压电源VDD供电的、工作在例如1.5V低压的低压设备构成。
本实施方式的电平转换电路以与第十三实施方式相同的方式工作，其描述在这里省略。
要注意，在第十二到第十四的实施方式中，切断电路/保护电路G可以由图22A到22E显示的切断电路/保护电路G1到G5中的一个取代。图22E的切断电路/保护电路G5是一个示例性的配置，其中的箝位电路D12位于图22A的切断电路/保护电路G1中。然而，很明显也可以采用以下配置，即箝位电路D12位于图22B到22D的切断电路/保护电路G2到G4中。
权利要求
1.一种电平转换电路，包括两个N型信号接收低压晶体管，在它们的各个栅极接收由低压电源供电的补偿第一和第二输入信号，每个N型信号接收低压晶体管具有第一和第二端，N型信号接收低压晶体管的第一端接地，N型信号接收低压晶体管的第二端分别连接第一和第二节点；两个N型高压晶体管，每个N型高压晶体管包括第一和第二端，在两个N型高压晶体管各自的栅极接收低压电源的电压或者由低压电源供电的补偿第一和第二输入信号，N型高压晶体管根据第一和第二输入信号，在补偿的方式下变为导通，N型高压晶体管的第一端分别连接第三和第四节点，N型高压晶体管的第二端分别连接第五和第六节点；电源电路，包括连接高压电源的第一端，连接第五节点的第二端，以及连接第六节点的第三端，电源电路向第五和第六节点的一个提供高压电源的电压，同时阻止向第五和第六节点的另一个提供高压电源的电压；以及保护电路，其包括分别连接第一、第二、第三和第四节点的第一、第二、第三和第四端，并限制第一和第二节点的电压不超出低压电源的电压。
2.权利要求1的电路，其中保护电路包括两个N型保护晶体管，每个晶体管包括第一和第二端，N型保护晶体管的第一端分别连接第一和第二节点，N型保护晶体管的第二端分别连接第三和第四节点。
3.权利要求2的电路，其中低压电源电压提供给保护电路中两个N型保护晶体管的栅极。
4.权利要求2的电路，其中补偿第一和第二输入信号经过延迟电路分别输入到保护电路中两个N型保护晶体管的栅极。
5.权利要求2的电路，其中补偿第一和第二输入信号直接输入到保护电路中N型保护晶体管的各个栅极。
6.权利要求1的电路，其中保护电路包括两个保护二极管，二极管各自的阴极分别连接第一和第二节点，各自的阳极分别连接第三和第四节点。
7.权利要求1的电路，其中低压电源电压提供给两个N型高压晶体管各自的栅极。
8.权利要求1的电路，其中当电平转换电路被停止时被设置为低电势电平的停止模式信号输入两个N型高压晶体管的栅极。
9.权利要求1的电路，其中补偿第一和第二输入信号经过延迟电路分别输入两个N型高压晶体管的栅极。
10.权利要求1的电路，其中补偿第一和第二输入信号分别直接输入两个N型高压晶体管的栅极。
11.权利要求1至10任一个的电路，进一步包括第一和第二箝位电路，这些箝位电路分别置于低压电源以及第三和第四节点之间，并且将第三和第四节点的电压箝位为低压电源电压。
12.权利要求1至10任一个的电路，其中两个N型高压晶体管单独的门限电压被设置为低于两个N型信号接收低压晶体管单独的门限电压。
13.一种电平转换电路，用于接收低压电源供电的补偿第一和第二信号，并且执行将第一和第二信号的电势电平转换为高压电源电势，该电平转换电路包括两个N型信号接收低压晶体管，在它们各个栅极接收补偿第一和第二输入信号，每个N型信号接收低压晶体管具有第一和第二端，N型信号接收低压晶体管的第一端接地，N型信号接收低压晶体管的第二端分别连接第一和第二节点；电源电路，包括连接高压电源的第一端，连接第一节点的第二端，以及连接第二节点的第三端，电源电路向第一和第二节点的一个提供高压电源的电压，同时阻止向第一和第二节点的另一个提供高压电源的电压；用于控制电源电路的电源控制电路；连接第一和第二节点的电阻器；用于锁存第一和第二点电势的锁存电路；切断电路，置于两条接地通路中，接地电路分别从第一和第二节点分别通过两个N型信号接收低压晶体管到地，切断电路切断两条接地通路之一并连接两条接地通路中的另一条；切断控制电路用于控制切断电路；以及保护电路，位于第一节点和两个N型信号接收低压晶体管其中一个之间，以及第二节点和两个N型信号接收低压晶体管的另一个之间，并限制加到两个N型低压晶体管中每个晶体管两端之间的电压，使之不超出两个N型低压晶体管的耐受电压。
14.权利要求13的电路，其中保护电路也作为切断电路。
15.权利要求13或14的电路，其中保护电路通过在两个接地通路的每个通路中放置N型晶体管构成。
16.权利要求13的电路，其中保护电路通过在两个接地通路的每个通路中串联两个N型晶体管构成。
17.权利要求13的电路，其中保护电路通过在两个接地通路的每个通路中串联N型晶体管和二极管构成。
18.权利要求16的电路，其中保护电路包括箝位电路，箝位电路使用低压电源连接连接点，并将连接点单独的电势箝位到低压电源电压，在每个连接点，串联电路形成相连的两个设备。
19.权利要求13至18任一个的电路，其中除保护电路以外的一个或多个电路包括N型高压晶体管，可以承受高压电源的电压，以及保护电路包括N型晶体管，其门限电压被设置为低于N型高压晶体管的门限电压。
20.权利要求13或14的电路，其中根据锁存电路锁存的第一和第二节点的电势，切断控制电路控制切断电路，使得两条接地通路中的一条接通，同时两条接地通路中的另一条切断。
21.权利要求13或14的电路，其中切断控制电路接收补偿第一和第二输入信号，并根据接收的补偿第一和第二输入信号，控制切断电路，使得两条接地通路中的一条接通，同时两条接地通路中的另一条切断。
22.权利要求21的电路，其中切断控制电路包括两个反相器电路，用于分别反相补偿第一和第二输入信号。
23.权利要求21的电路，其中切断控制电路包括两个延迟电路，用于分别延迟补偿第一和第二输入信号一个固定的时间。
24.权利要求13或14的电路，其中锁存电路具有第一和第二NAND电路；第一NAND电路接收第一节点的电势和第二NAND电路产生的输出；以及第二NAND电路接收第二节点的电势和第一NAND电路产生的输出。
25.权利要求14的电路，其中由高压电源供电切断控制电路，产生高压控制信号，以及保护电路，也作为切断电路，包括降低电路，用于将切断控制电路产生的高压控制信号降低到低压电源的电压。
26.权利要求11的电路，其中两个N型高压晶体管单独的门限电压被设置为低于两个N型信号接收低压晶体管单独的门限电压。
全文摘要
在电平转换电路中，N型高压晶体管的门限电压被设置为低，其中低压电源VDD的电压加到N型高压晶体管的栅极。由低压电源VDD供电的输入信号IN经过反相器输入N型晶体管的栅极。因此，即使节点W3和W4的电势超出低压电源VDD的电压，也可避免从节点W3和W4经过反相器中的寄生二极管流到低压电源VDD的倒流电流。由各个栅极固定在低压电源VDD上的N型晶体管构成的保护电路位于两个N型高压晶体管N5和N6之间以及两个N型低压晶体管N1和N2之间，用于接收补偿信号IN和XIN，由此避免那些N型补偿信号接收晶体管损坏。
文档编号H03K3/356GK1630194SQ200410101350
公开日2005年6月22日 申请日期2004年12月17日 优先权日2003年12月18日
发明者前出正人, 野尻尚纪, 只园雅弘, 衣山真二, 松冈大辅, 宇佐美志郎 申请人:松下电器产业株式会社