专利名称：电平转换电路的制作方法
技术领域：
本发明涉及一种电平转换电路，特别涉及在将低电压电平的输入信号转换成高电压电平时适合高速化、低耗电的电平转换电路。
背景技术：
图14A表示现有技术的电平转换电路。在图14A中，端子V0输出与输入信号VIN同相的信号，端子VON输出与输入信号VIN反相的信号。
第1电源1000(以后称为电源1000)的电压电平为V1，第2电源1001(以后称为电源1001)的电压电平为V2，第3电源1002(以后称为电源1002)的电压电平为V3。电压电平V3是输入信号VIN的电压振幅，电压V3和电压V2为相同电压电平，或者为不同电压电平。反相电路1003将输入信号VIN逻辑反相。第1导电型的晶体管1004(以后称为晶体管1004)，向其源极供给电压电平V1，将输入信号VIN向其栅极输入，漏极与输出端子VON连接。第1导电型的晶体管1005(以后称为晶体管1005)，向其源极供给电压电平V1，将输入信号VIN逻辑反相后的信号向其栅极输入，漏极与输出端子VO连接。第2导电型的晶体管1006(以后称为晶体管1006)，向其源极供给电压电平V2，栅极与输出端子VO连接，漏极与输出端子VON连接。第2导电型的晶体管1007(以后称为晶体管1007)，向其源极供给电压电平V2，栅极与输出端子VON连接，漏极与输出端子VO连接。信号1008与输入信号VIN反相。
对于以上那样构成的电平转换电路，采用图14B说明图14A的动作。此外，在以后的说明中，当电压电平为低电平时用“L”表示，当电压电平为高电平时用“H”表示。
当输入信号VIN的电压为“L”时，信号1008的电压为“H”。因此，输出端子VO的电压为V1，晶体管1006处于导通状态。另外，输出端子VON与V2同电位，晶体管1007处于截止状态。
在上述状态下，在时间T1当输入信号VIN的电压从“L”变到“H”时，信号1008的电压从“H”变到“L”。另外，同时晶体管1004处于导通状态，晶体管1005处于截止状态。因此，晶体管1006和晶体管1004处于导通状态，晶体管1007和晶体管1005处于截止状态。
这时，由于晶体管1004的漏极电流Idsn处于饱和状态，所以由式(1)表示。
Idsn＝Kn(Vgsn-Vtn)2…… (1)另外，由于晶体管1006的漏极电流Idsp处于非饱和状态，所以由式(2)表示。
Idsp1＝2Kp(Vgsp-Vtp-Vdsp/2)Vdsp…… (2)然后，输出端子VON的电压从V2降低，如果|V2-VON|＞|Vgsp-Vtp|，则晶体管1006的漏极电流Idsp转移到饱和状态，变成式(3)。
Idsp2＝Kp(Vgsp-Vtp)2…… (3)在式(1)、(2)以及(3)中，常数Kn表示晶体管1004以及1005的导电系数，常数Kp表示晶体管1006以及1007的导电系数，常数Vgsn表示晶体管1004以及1005的栅极—源极间电压，常数Vgsp表示晶体管1006以及1007的栅极—源极间电压，常数Vtn表示晶体管1004以及1005的阈值，常数Vtp表示晶体管1006以及1007的阈值电压，常数Vdsp表示晶体管1006以及1007的漏极—源极间电压。
当输入信号VIN为“H”时的电压V3比V2高时，根据式(1)、(2)，满足|Idsn|＞＞|Idsp1|。然后，输出端子VON的电压从V2降低。在时刻T2中当满足VON＜(V2-|Vtp|)时，晶体管1007处于导通状态，VO从V1上升。这样，晶体管1006从非饱和状态转移到饱和状态。在该状态下，根据式(1)、(3)由于进一步施加满足|Idsn|＞＞|Idsp2|的输入信号VIN，所以上述动作继续，输出端子VON的电压从V2变到V1，输出端子VO的电压从V1变到V2，电平转换电路的动作结束。
然后，输入信号VIN为“H”时的电压V3比V2低时，根据式(1)、(2)，满足|Idsn|与|Idsp1|之间的差变小，VON从V2变化到V1的速度，与满足|Idsn|＞＞|Idsp1|的条件时相比较要慢。因此，其间通过晶体管1006和晶体管1004从电源1001向电源1000流入贯通电流。在时刻T3当满足VON＜(V2-|Vtp|)时，晶体管1007处于导通状态，VO从V1逐渐上升到V2。这样晶体管1006从非饱和状态向饱和状态转移。在该状态下，根据式(1)、(3)由于进一步施加满足|Idsn|＞|Idsp2|的输入信号VIN，所以上述动作继续，晶体管1006处于截止状态。在该状态下，没有通过晶体管1006和晶体管1004从电源1001向电源1000流入的贯通电流。
根据上述动作，VON从V2变化到V1，VO从V1变化到V2，电平转换电路的动作结束。
此外，输入信号VIN的电压从“H”变化到“L”时，和上述同样的动作在晶体管1006和晶体管1007中进行。
在上述现有技术的电平转换电路中，当输入信号VIN的电压从“L”转移到“H”时，为了使VON(以及VO)的电压高速转移，根据式(1)、(2)，需要满足|Idsn|＞＞|Idsp1|的条件，并且根据式(1)、(3)，需要满足|Idsn|＞＞|Idsp2|的条件。
为此，需要增大晶体管1004(或者晶体管1005)的面积，出现增大布局面积的问题。
上述问题，在满足|Idsn|＞＞|Idsp1|并且|Idsn|＞＞|Idsp2|的条件成为困难的输入信号VIN低的情况下特别显著。
进一步，输入信号VIN的逻辑反相时由于存在晶体管1006(或者晶体管1007)和晶体管1004(或者晶体管1005)同时导通的时间，所以存在从电源1001向电源1000流入贯通电流的问题。
为了克服上述那样的电路面积增大的问题，例如如特开平2-188024号公报所示，已知与现有例的电平转换电路的晶体管1006以及晶体管1007并联地分别设置电流供给电路。但是，在该方法中，依然存在由于元件数量的增加引起面积增大、和采用晶体管构成电流供给电路时始终流动亚阈值电流的问题。
发明内容
本发明正是为了解决上述现有技术的问题的发明，其目的在于提供一种可以防止电路占有面积的增大、减少贯通电流、同时可以实现高速动作的电平转换电路。
本发明的电平转换电路包括向源极供给第1电源电压、向栅极输入第1输入信号、在漏极上连接第1端子的第1导电型的第1晶体管、向栅极输入具有与第1输入信号反相的关系的第2输入信号、漏极与第2端子连接的第1导电型的第2晶体管、向源极供给第2电源电压、在漏极上连接第1端子的第2导电型的第3晶体管、在漏极上连接第2端子的第2导电型的第4晶体管、与第2端子连接、输入第2输入信号、当第1晶体管处于截止状态时使第3晶体管处于导通状态的第1栅极电压控制电路、以及与第1端子连接、输入第1输入信号、当第2晶体管处于截止状态时使第4晶体管处于导通状态的第2栅极电压控制电路。
本发明的电平转换电路包括向源极供给第1电源电压、向栅极输入具有与第1输入信号反相的关系的第2输入信号、在漏极上连接第2端子的第1导电型的第2晶体管、向源极供给第2电源电压、在漏极上连接第2端子的第2导电型的第4晶体管、向源极供给第2电源电压的第2导电型的第13晶体管、与第2端子连接、并且输入第2输入信号、当第2输入信号为高电平时，使第13晶体管处于导通状态的第3栅极电压控制电路、以及与第13晶体管的漏极连接、并且输入第1输入信号、当第1输入信号为高电平时，使第4晶体管处于导通状态的第4栅极电压控制电路。
图1表示有关本发明实施例1的电平转换电路的概略图。
图2A表示有关本发明实施例1的电平转换电路图。
图2B表示有关本发明实施例1的电平转换电路的时序图。
图3A表示有关本发明实施例2的电平转换电路图。
图3B表示有关本发明实施例2的电平转换电路的时序图。
图4A表示有关本发明实施例3的电平转换电路图。
图4B表示有关本发明实施例3的电平转换电路的时序图。
图5表示有关本发明实施例4的电平转换电路图。
图6表示有关本发明实施例5的电平转换电路图。
图7表示有关本发明实施例6的电平转换电路的概略图。
图8A表示有关本发明实施例6的电平转换电路图。
图8B表示有关本发明实施例6的电平转换电路的时序图。
图9表示有关本发明实施例7的电平转换电路的概略图。
图10A表示有关本发明实施例7的电平转换电路图。
图10B表示有关本发明实施例7的电平转换电路的时序图。
图11表示有关本发明实施例8的电平转换电路的概略图。
图12A表示有关本发明实施例8的电平转换电路图。
图12B表示有关本发明实施例8的电平转换电路的时序图。
图13A表示有关本发明实施例9的电平转换电路的概略图。
图13B表示有关本发明实施例10的电平转换电路的概略图。
图14A表示现有技术的电平转换电路图。
图14B表示现有技术的电平转换电路的时序图。
具体实施例方式
(实施例1)图1表示有关本发明实施例1的电平转换电路的概略图。在图1中，作为第1栅极电压控制电路的栅极电压控制电路100与作为第2端子的输出端子VO连接，具有输出端子101。作为第2栅极电压控制电路的栅极电压控制电路102与作为第1端子的输出端子VON连接，具有输出端子103。输出端子VO是输出与作为第1输入信号的输入信号VIN同相的电平转换后的信号的端子，输出端子VON是输出将第2输入信号电平转换后的信号的端子。第2输入信号与输入信号VIN反相。
电源900的电压是作为第1电源电压的电压电平V1、电源901的电压是作为第2电源电压的电压电平V2、电源902的电压是作为第3电源电压的电压电平V3。电压电平V3是输入信号VIN的电压振幅，这可以是与电压电平V2相同的电压电平、或者也可以是不同的电压电平。
反相器903将输入信号VIN逻辑反相。第1晶体管的第1导电型晶体管904(以后称为晶体管904)，向其源极供给V1，向其栅极输入输入信号VIN，漏极与输出端子VON连接。第2晶体管的第2导电型晶体管905(以后称为晶体管905)，向其源极供给V1，向其栅极输入将输入信号VIN逻辑反相的信号、即信号908，漏极与输出端子VO连接。第3晶体管的第2导电型晶体管906(以后称为晶体管906)，向其源极供给V2，其栅极与栅极电压控制电路100的输出端子101连接，漏极与输出端子VON连接。第4晶体管的第2导电型晶体管907(以后称为晶体管907)，向其源极供给V2，其栅极与栅极电压控制电路102的输出端子103连接，漏极与输出端子VO连接。信号908是与输入信号VIN反相的信号。
本实施例的特征在于，在晶体管906的栅极和输出端子VO之间设置了由输入信号VIN的反相信号908控制的栅极电压控制电路100，在晶体管907的栅极和输出端子VON之间设置了由输入信号VIN控制的栅极电压控制电路102。
图2A表示图1的栅极电压控制电路100以及栅极电压控制电路102的具体构成例。在图2A中，栅极电压控制电路100与输出端子VO连接，具有输出端子101。栅极电压控制电路102与输出端子VON连接，具有输出端子103。第6晶体管的第2导电型晶体管200(以后称为晶体管200)，其源极与输出端子VO连接，栅极和漏极共同连接并与输出端子101连接。第5晶体管的第1导电型晶体管201(以后称为晶体管201)，向其栅极输入输入信号VIN的反相信号908，漏极与晶体管200的漏极连接。第8晶体管的第2导电型晶体管202(以后称为晶体管202)，其源极与输出端子VON连接，栅极和漏极共同连接并与输出端子103连接。第7晶体管的第1导电型晶体管203(以后称为晶体管203)，向其栅极输入输入信号VIN，漏极与晶体管202的漏极连接。此外，和图1相同的电路元件以及电源采用相同的符号。
图2B表示有关本发明实施例1的电平转换电路的时序图。以下，采用图2A和图2B说明动作。
当输入信号VIN的电压为“L”时，信号908的电压为“H”。因此，晶体管904和晶体管203处于截止状态，晶体管905和晶体管201处于导通状态。另外，输出端子VO的电压为V1，晶体管906处于导通状态。因此，输出端子VON的电压为V2。输出端子VON通过晶体管202由栅极电压控制电路102的输出端子103输入到晶体管907的栅极，晶体管907的栅极电压成为比V2稍微低的V21。为此，晶体管907基本上处于截止状态。
在上述状态下，在时间T1当输入信号VIN的电压从“L”变到“H”时，与此同时信号908的电压从“H”变到“L”。因此，晶体管904和晶体管203从截止状态变成导通状态，晶体管905和晶体管201从导通状态变成截止状态。因此，施加在晶体管907的栅极上的输出端子103的电压从V21降低，到达与晶体管203的漏极电流对应的电压。在时刻T2当(输出端子103的电压)＜(V2-|Vtp|)时，晶体管907变成导通状态。这样，输出端子VO的电压从V1上升。输出端子VO的电压通过具有二极管特性的晶体管200由栅极电压控制电路100的输出端子101向晶体管906的栅极供给。为此，在比时刻T2滞后的时刻T3中，晶体管906的栅极电压上升。在时刻T4，晶体管906的漏极电流变得更小，输出端子VON的电压从V2开始急速降低。输出端子VON的电压通过具有二极管特性的晶体管202向晶体管907的栅极供给。为此，在比时刻T4滞后的时刻T5中，晶体管907的栅极电压下降。
由于上述动作，所以当输入信号VIN为“H”的状态期间，晶体管907的栅极电压变成V1，晶体管907保持导通状态，由于晶体管905处于截止状态，所以输出端子VO的电压保持在V2。另一方面，晶体管906的栅极电压变成V21，晶体管906虽然有亚阈值电流流动，但基本上保持截止状态，由于晶体管904处于导通状态，所以输出端子VON的电压保持在V1，这样，动作结束。
另外，当输入信号VIN的电压从“H”变到“L”时，通过和上述栅极控制电路100同样的动作，进行开关。
在本实施例1中，即使在输入信号VIN的“H”电压V3比V2低的情况下，当输入信号VIN的电压从“L”变到“H”时，虽然晶体管904和晶体管906均处于导通状态，但栅极电压控制电路102的晶体管203成为导通状态。因此，由于输出端子103的电压比V21低，所以可以抑制晶体管906的漏极电流。即，与晶体管904和晶体管906的漏极电流比无关，输出端子的电压可以高速变化，减少贯通电流，降低耗电。
另外，与输入信号VIN的变化对应的输出端子VON(或者输出端子VO)的开关动作速度，与晶体管904(或者晶体管905)和晶体管906(或者晶体管907)的漏极电流比无关，因此，特别是即使输入信号的电压振幅较低时，也没有必要为了高速化而增大晶体管904(或者晶体管905)的布局面积，具有可以减少布局面积的作用。
依据本实施例1所示的构成，当第1晶体管从导通状态向截止状态变化时，由第1栅极电压控制电路使第3晶体管处于导通状态，使第1端子的电压电平上升。然后，由第2栅极电压控制电路使第4晶体管处于截止状态，由第2晶体管使第2端子的电压电平下降。在第2晶体管处于截止状态时，由第2栅极电压控制电路实现上述同样的作用。上述动作与第1晶体管和第3晶体管之间的漏极电流比完全无关。同样，由于与第2晶体管和第4晶体管之间的漏极电流比也无关，所以可以实现高速开关动作。另外，由于没有必要考虑第1晶体管和第3晶体管之间的尺寸比，以及第1晶体管和第3晶体管之间的尺寸比，所以可以降低第1以及第2晶体管的布局面积。
另外，依据本实施例1所示的构成，当第1晶体管从导通状态变成截止状态时，由于第6晶体管具有二极管特性，所以由面积并不太大的第5晶体管也可以使第3晶体管的栅极电压比第2电源电压电平低阈值电压以上。这样，由于可以使第3晶体管容易导通，所以可以实现高速开关。这对于第2晶体管从导通变成截止状态时，第8以及第4晶体管也进行同样的动作。另外，第1晶体管处于截止状态时，由于第6晶体管的源极与第2端子连接，所以第6晶体管的源极电压电平和第5晶体管的源极电压电平同电位。这样，可以保持第3晶体管处于导通状态。这对于第2晶体管处于截止状态时的第8晶体管、第7晶体管、以及第4晶体管的动作也相同。因此，只需要追加面积并不太大的4个晶体管，即使第1以及第2输入信号VIN低的情况下，也可以实现比现有技术的电平转换电路高速的动作。另外，与考虑到低电压动作的现有技术的电平转换电路相比，可以降低布局面积。
(实施例2)图3A表示有关本发明实施例2的电平转换电路图。在图3A中，栅极电压控制电路100与输出端子VO连接，具有输出端子101。栅极电压控制电路102与输出端子VON连接，具有输出端子103。晶体管200，其源极与输出端子VO连接，栅极和漏极共同连接并与输出端子101连接。晶体管201，向其栅极输入输入信号VIN的反相信号908，漏极与晶体管200的漏极连接。晶体管202，其源极与输出端子VON连接，栅极和漏极共同连接并与输出端子103连接。晶体管203，向其栅极输入输入信号VIN，漏极与晶体管202的漏极连接。第9晶体管的第2导电型晶体管300(以后称为晶体管300)由输入信号VIN的反相信号控制，连接在输出端子VO和晶体管200的漏极之间。第10晶体管的第2导电型晶体管301(以后称为晶体管301)由输入信号VIN控制，连接在输出端子VON和晶体管202的漏极之间。
在此，晶体管300处于导通状态时的漏极电流，相对于晶体管201处于导通状态时的漏极电流为1/N(N可以是比1大的任意值)，晶体管301处于导通状态时的漏极电流，相对于晶体管203处于导通状态时的漏极电流为1/N(N可以是比1大的任意值)。
此外，和图1相同的电路元件、电源以及信号采用相同的符号。
图3B表示有关本发明实施例2的电平转换电路的时序图。以下，采用图3A和图3B说明动作。
当输入信号VIN的电压为“L”时，信号908的电压为“H”。因此，晶体管904和晶体管203、晶体管300处于截止状态，晶体管905和晶体管201、晶体管301处于导通状态。另外，输出端子VO的电压为V1，晶体管906处于导通状态。因此，输出端子VON的电压为V2。输出端子VON的电压V2通过晶体管301由栅极电压控制电路102的输出端子103输入到晶体管907的栅极。为此，晶体管907的栅极电压成为V2，晶体管907处于截止状态。
在上述状态下，在时间T1当输入信号VIN的电压从“L”变到“H”时，与此同时信号908的电压从“H”变到“L”。因此，晶体管904和晶体管203从截止状态变成导通状态，晶体管905和晶体管201从导通状态变成截止状态。
在此，晶体管300和晶体管301虽然由于输入信号VIN的转移而栅极电压变化，但均处于截止状态。这样，晶体管907的栅极电压从V2下降，到达与晶体管203的漏极电流对应的给定电压。在时刻T2，晶体管907变成导通状态。然后，输出端子VO的电压从V1上升。输出端子VO的电压通过具有二极管特性的晶体管20和处于导通状态的漏极电流小的晶体管300由栅极电压控制电路100的输出端子101向晶体管906的栅极供给。为此，在比时刻T2滞后的时刻T3中，晶体管906的栅极电压上升。在时刻T4，晶体管906的漏极电流开始减小后，输出端子VON的电压从V2开始降低。输出端子VON的电压通过具有二极管特性的晶体管202和漏极电流小的晶体管301由栅极电压控制电路102的输出端子103向晶体管907的栅极供给。为此，在比时刻T4滞后的时刻T5中，晶体管907的栅极103的电压下降，变成V1。
由于上述动作，所以当输入信号VIN为“H”的状态期间，晶体管907的栅极电压变成V1，晶体管907保持导通状态，由于晶体管905处于截止状态，所以输出端子VO的电压保持在V2。另一方面，晶体管906的栅极电压成为通过处于导通状态的晶体管300和具有二极管特性的晶体管200输出的输出端子101的电压V2，晶体管906没有亚阈值电流流动，保持在截止状态。由于晶体管904处于导通状态，所以输出端子VON的电压保持在V1，这样，动作结束。
另外，当输入信号VIN的电压从“H”变到“L”时，通过和上述栅极控制电路100同样的动作，进行开关。
在本实施例2中，与实施例1的栅极电压控制电路100(或者栅极电压控制电路102)的晶体管200(或者晶体管202)并联，追加连接在其栅极上输入了输入信号的反相信号908(或者输入信号VIN)的晶体管300(或者晶体管301)。
这样，栅极电压控制电路的输出端子101(或者输出端子103)的电压振幅变成V2，可以消除在晶体管906(或者晶体管907)中的亚阈值电流，贯通电流的降低效果增大。其它方面可以获得和实施例1相同的效果。
依据以上的构成，第1晶体管处于导通状态、第5晶体管处于截止状态时，第3晶体管的栅极电压通过第9晶体管可以和第2电源电压具有相同电位。为此，可以使第3晶体管完全处于截止状态。因此，可以消除在第1晶体管处于导通状态时通过第3晶体管始终流动的亚阈值电流。为此，可以降低电能消耗。这对于第2晶体管处于导通状态时，通过设置第10晶体管，也可以消除第4晶体管的亚阈值电流，获得和上述同样的效果。另外，通过设置第1以及第2栅极电压控制电路，在低电压动作时也可以进行高速开关。
(实施例3)图4A表示有关本发明实施例3的电平转换电路图。
在图4A中，栅极电压控制电路100与输出端子VO连接，具有输出端子101。栅极电压控制电路102与输出端子VON连接，具有输出端子103。第11晶体管的第2导电型耗尽型晶体管400(以后称为晶体管400)，其源极与输出端子VO连接，栅极和漏极共同连接，即使栅极—源极间电压为0V时也有漏极电流流动。晶体管201，向其栅极输入输入信号VIN的反相信号，漏极与晶体管400的漏极连接。第12晶体管的第2导电型耗尽型晶体管401(以后称为晶体管401)，其源极与输出端子VON连接，栅极和漏极共同连接，即使栅极—源极间电压为0V时也有漏极电流流动。晶体管203，向其栅极输入输入信号VIN，漏极与晶体管401的漏极连接。另外，没有指定为耗尽型晶体管的晶体管，为增强型晶体管。
此外，和图1相同的电路元件、电源以及信号采用相同的符号。
图4B表示有关本发明实施例3的电平转换电路的时序图。采用图4A和图4B说明动作。
当输入信号VIN的电压为“L”时，信号908的电压为“H”。因此，晶体管904和晶体管203处于截止状态，晶体管905和晶体管201处于导通状态。另外，输出端子VO的电压为V1，晶体管906处于导通状态。因此，输出端子VON的电压为V2。输出端子VON的电压V2通过晶体管401由栅极电压控制电路102的输出端子103输入到晶体管907的栅极，晶体管907的栅极电压成为V2。为此，晶体管907处于截止状态。
在上述状态下，在时间T1当输入信号VIN的电压从“L”变到“H”时，与此同时信号908的电压从“H”变到“L”。因此，晶体管904和晶体管203从截止状态变成导通状态，晶体管905和晶体管201从导通状态变成截止状态。因此，晶体管907的栅极103的电压从V2下降，到达与晶体管203的漏极电流对应的电压。
在时刻T2当(输出端子103的电压)＜(V2-|Vtp|)，晶体管907变成导通状态时，输出端子VO的电压从V1上升。输出端子VO的电压通过晶体管400由栅极电压控制电路100的输出端子101向晶体管906的栅极供给。为此，在比时刻T2滞后的时刻T3中，晶体管906的栅极电压上升。在时刻T4，晶体管906的漏极电流被抑制，输出端子VON的电压从V2开始急速降低。由于输出端子VON的电压通过晶体管401由栅极电压控制电路102的输出端子103向晶体管907的栅极供给，所以在比时刻T4滞后的时刻T5中，晶体管907的栅极电压下降。
由于上述动作，所以当输入信号VIN为“H”的状态期间，晶体管907的栅极电压变成V1，晶体管907保持导通状态，晶体管905处于截止状态。为此，输出端子VO的电压保持在V2。
另一方面，晶体管906的栅极电压成为V2，晶体管906保持在截止状态。由于晶体管904处于导通状态，所以输出端子VON的电压保持在V1，这样，动作结束。
另外，当输入信号VIN的电压从“H”变到“L”时，通过和上述栅极控制电路100同样的动作，进行开关。
在本实施例3中，通过采用耗尽型晶体管构成栅极电压控制电路100(或者栅极电压控制电路102)的晶体管400(或者晶体管401)，可以削减元件数量。并且，输出端子101(或者输出端子103)的电压振幅变成V2，可以获得和实施例2相同的效果。
依据本实施例的构成，第1晶体管处于导通状态、第5晶体管处于截止状态时，第3晶体管的栅极电压通过第11晶体管可以和第2电源电压具有相同电位。为此，可以使第3晶体管完全处于截止状态。因此，可以消除在第1晶体管处于导通状态时通过第3晶体管始终流动的亚阈值电流。为此，可以降低电能消耗。这对于第2晶体管处于导通状态时，通过设置第12晶体管，也可以消除第4晶体管的亚阈值电流，获得和上述同样的效果。另外，通过设置第1以及第2栅极电压控制电路，在低电压动作时也可以进行高速开关。
(实施例4)图5A表示有关本发明实施例4的电平转换电路图。在实施例4中，将实施例2的晶体管200置换成二极管500，将晶体管202置换成二极管501。
在图5中，当输入信号VIN变化时，晶体管904和晶体管203从截止状态变化到导通状态，晶体管905和晶体管201从导通状态变化到截止状态。因此，晶体管907的栅极电压降低，通过使晶体管907处于导通状态，输出端子VO的电压从V1上升，通过使晶体管906处于截止状态，输出端子VON的电压下降。因此，实施例4可以实现和实施例2同样的高速开关动作。
在本实施例4中，与栅极电压控制电路100(或者栅极电压控制电路102)的晶体管300(或者晶体管301)并联连接二极管500(或者二极管501)，电路构成简化，并且获得和实施例2相同的效果。
(实施例5)图6A表示有关本发明实施例5的电平转换电路图。在实施例5中，将实施例3的晶体管400置换成电阻510，将晶体管401置换成电阻511。
在图6中，当输入信号VIN的电压从“L”变化到“H”时，晶体管904和晶体管203从截止状态变化到导通状态，晶体管905和晶体管201从导通状态变化到截止状态。因此，由于电阻511的电压下降，晶体管907的栅极电压降低，晶体管907变成导通状态，输出端子VO的电压从V1上升，晶体管906成截止状态。这样，由于输出端子VON的电压下降，所以实施例5可以实现和实施例3同样的高速开关动作。
在本实施例5中，与栅极电压控制电路100(或者栅极电压控制电路102)的晶体管201(或者晶体管203)的漏极和输出端子VO(或者输出端子VON)之间连接电阻510(或者电阻511)，电路构成简化，并且获得和实施例3相同的效果。
(实施例6)图7表示有关本发明实施例6的电平转换电路的构成图。在图7中，栅极电压控制电路100与输出端子VO连接，具有输出端子101。栅极电压控制电路102与输出端子VON连接，具有输出端子103。第1导电型晶体管600(以后称为晶体管600)连接在输出端子VON和晶体管904之间，其栅极与晶体管906的栅极共同连接并与输出端子101连接。第1导电型晶体管601(以后称为晶体管601)连接在输出端子VO和晶体管905之间，其栅极与晶体管907的栅极共同连接并与输出端子103连接。晶体管600是具有开关装置的第1开关电路的构成例。另外，晶体管601是具有开关装置的第2开关电路的构成例。
此外，输出端子VO是输出与输入信号VIN同相的电平转换后的信号的端子，输出端子VON是输出与输入信号VIN反相的电平转换后的信号的端子。电源900的电压电平为V1、电源901的电压电平为V2、电源902的电压电平为V3。电压电平V3是输入信号VIN的电压振幅，这可以是与电压电平V2相同的电压电平、或者也可以是不同的电压电平。反相器903将输入信号VIN逻辑反相。晶体管904，向其源极供给V1，向其栅极输入输入信号VIN，漏极与晶体管600的源极连接。晶体管905，向其源极供给V1，向其栅极输入将输入信号VIN逻辑反相的信号，漏极与晶体管601的源极连接。晶体管906，向其源极供给V2，其栅极与栅极电压控制电路100的输出端子101连接，漏极与输出端子VON连接。晶体管907，向其源极供给V2，其栅极与栅极电压控制电路102的输出端子103连接，漏极与输出端子VO连接。信号908是与输入信号VIN反相的信号。
采用图8A以及图8B说明图7的具体电路例和动作。图8A表示有关本发明的实施例6的电平转换电路图。
在图8A中，栅极电压控制电路100与输出端子VO连接，具有输出端子101。栅极电压控制电路102与输出端子VON连接，具有输出端子103。晶体管200，其源极与输出端子VO连接，栅极和漏极与输出端子101连接。晶体管201，向其栅极输入输入信号VIN的反相信号908，漏极与晶体管200的漏极连接。晶体管202，其源极与输出端子VON连接，栅极和漏极与输出端子103连接。晶体管203，向其栅极输入输入信号VIN，漏极与晶体管202的漏极连接。晶体管300，由输入信号VIN的反相信号908所控制，在输出端子VO和晶体管200的漏极之间连接。晶体管301，由输入信号VIN所控制，在输出端子VON和晶体管202的漏极之间连接。
在此，晶体管300处于导通状态时的漏极电流，相对于晶体管201处于导通状态时的漏极电流为1/N(N可以是比1大的任意值)，晶体管301处于导通状态时的漏极电流，相对于晶体管203处于导通状态时的漏极电流为1/N(N可以是比1大的任意值)。
晶体管600连接在输出端子VON和晶体管904之间，其栅极与晶体管906的栅极共同连接。晶体管601连接在输出端子VO和晶体管905之间，其栅极与晶体管907的栅极共同连接。
此外，VIN是输入信号，VO是输出与输入信号VIN同相的电平转换后的信号的端子，VON是输出与输入信号VIN反相的电平转换后的信号的端子。电源900的电压电平为V1、电源901的电压电平为V2、电源902的电压电平为V3。电压电平V3是输入信号VIN的电压振幅，这可以是与电压电平V2相同的电压电平、或者也可以是不同的电压电平。反相器903将输入信号VIN逻辑反相。晶体管904，向其源极供给V1，向其栅极输入输入信号VIN，漏极与晶体管600的源极连接。晶体管905，向其源极供给V1，向其栅极输入将输入信号VIN逻辑反相的信号908，漏极与晶体管601的源极连接。晶体管906，向其源极供给V2，其栅极与栅极电压控制电路100的输出端子101连接，漏极与输出端子VON连接。晶体管907，向其源极供给V2，其栅极与栅极电压控制电路102的输出端子103连接，漏极与输出端子VO连接。信号908是与输入信号VIN反相的信号。
图8B表示有关本发明实施例6的电平转换电路的时序图。采用图8A和图8B说明动作。
当输入信号VIN的电压为“L”时，信号908的电压为“H”。因此，晶体管904和晶体管203、晶体管300处于截止状态，晶体管905和晶体管201、晶体管301处于导通状态。另外，输出端子VO的电压为V1，晶体管906处于导通状态、晶体管600为截止状态。因此，输出端子VON的电压为V2。由于输出端子VON的电压V2通过晶体管301由栅极电压控制电路102的输出端子103输入到晶体管907的栅极，所以晶体管907的栅极电压成为V2。为此，晶体管907处于截止状态，晶体管601处于导通状态。
在上述状态下，在时间T1当输入信号VIN的电压从“L”变到“H”时，与此同时信号908的电压从“H”变到“L”。因此，晶体管904和晶体管203从截止状态变成导通状态，晶体管905和晶体管201从导通状态变成截止状态。
在此，晶体管300和晶体管301因输入信号VIN而栅极电压变化，均变成截止状态。这时，晶体管906、晶体管904和晶体管601为导通状态，晶体管907、晶体管905和晶体管600为截止状态。虽然晶体管906、晶体管904均为导通状态，但由于晶体管906的栅极电压为V1，所以晶体管600为截止状态。因此，没有通过晶体管906和晶体管904从电源901向电源900的贯通电流流动。
另外，由于栅极电压控制电路102的晶体管203处于导通状态，所以输出端子103的电压降低，晶体管907的栅极电压从V2下降，与此同时晶体管601的导通电阻增大。在时刻T2当(输出端子103的电压)＜(V2-|Vtp|)时，晶体管907变成导通状态，输出端子VO的电压从V1上升。输出端子VO的电压通过具有二极管特性的晶体管200和漏极电流小的晶体管300由栅极电压控制电路100的输出端子101向晶体管906的栅极供给。为此，在比时刻T2滞后的时刻T3中，晶体管906的栅极电压上升。与此同时晶体管600的导通电阻下降。在时刻T4，晶体管600的导通电阻充分降低，晶体管906的导通电阻增大，输出端子VON的电压从V2开始降低。输出端子VON的电压通过具有二极管特性的晶体管202和漏极电流小的晶体管301由栅极电压控制电路102的输出端子103向晶体管907的栅极供给。为此，在比时刻T4滞后的时刻T5中，晶体管907的栅极电压下降。
由于上述动作，所以当输入信号VIN的电压为“H”的状态期间，在栅极电压控制电路102的晶体管203处于导通状态下晶体管301为截止状态，输出端子103的电压为V1。然后，晶体管907的栅极电压变成V1，晶体管907保持导通状态，由于晶体管905以及晶体管601处于截止状态，所以输出端子VO的电压保持在V2。
另一方面，由于栅极电压控制电路100的晶体管201处于截止状态、晶体管300为导通状态，所以并联连接的晶体管200具有二极管特性，输出端子101的电压成为V2。然后，晶体管906保持截止状态，由于晶体管904、晶体管600为导通状态，所以输出端子VON的电压保持在V1，这样，动作结束。
另外，当输入信号VIN的电压从“H”变到“L”时，通过和上述栅极控制电路100同样的动作，进行开关。
在本实施例6中，在晶体管906(或者晶体管907)和晶体管904(或者晶体管905)之间连接其栅极与输出端子101(或者输出端子103)连接的晶体管600(或者晶体管601)，当晶体管906(或者晶体管907)和晶体管904(或者晶体管905)均处于导通状态时，晶体管600(或者晶体管601)处于截止状态。其结果，可以大幅度削减电源901和电源900之间的贯通电流。另外，通过由输入信号的反相信号908(或者输入信号VIN)控制的栅极电压控制电路100(或者栅极电压控制电路102)，与晶体管906(或者晶体管907)和晶体管904(或者晶体管905)之间的电流比无关，可以获得高速开关动作。另外，即使输入信号的电压电平低时，在不需要增大晶体管904(或者晶体管905)的面积的情况下可以获得高速开关动作。
依据本实施例的构成，当第1晶体管从导通状态变化到截止状态时，由于第1端子电压从第1电源电压电平变化到第2电源电压电平需要花费一定时间，所以第4晶体管在一定时间处于导通状态。另一方面，当第2晶体管从截止状态变化到导通状态，由第4晶体管的栅极电压控制的第2开关电路为截止状态。为此，可以削减从第2电源向第1电源流动的贯通电流。上述动作，在电源电压低、第2和第4晶体管均处于导通状态的时间变长时，可以急剧削减贯通电流。这对于第1晶体管从截止状态变化到导通状态时，由于第1开关电路的作用，也可以获得同样的效果。
(实施例7)图9表示有关本发明实施例7的电平转换电路的概略图。在图9中，栅极电压控制电路100与输出端子VO连接，具有输出端子101。栅极电压控制电路102与输出端子VON连接，具有输出端子103。第1导电型晶体管700(以后称为晶体管600)连接在输出端子VON和晶体管904之间，其栅极与输出端子VO连接。第1导电型晶体管701(以后称为晶体管7601)连接在输出端子VO和晶体管905之间，其栅极与输出端子VON连接，。晶体管700是具有开关装置的第3开关电路的构成例。另外，晶体管701是具有开关装置的第4开关电路的构成例。
此外，端子VO是输出与输入信号VIN同相的电平转换后的信号的端子，端子VON是输出与输入信号VIN反相的电平转换后的信号的端子。电源900的电压电平为V1、电源901的电压电平为V2、电源902的电压电平为V3。电压电平V3是输入信号VIN的电压振幅，这可以是与电压电平V2相同的电压电平、或者也可以是不同的电压电平。反相器903将输入信号VIN逻辑反相。晶体管904，向其源极供给V1，向其栅极输入输入信号VIN，漏极与晶体管700的源极连接。晶体管905，向其源极供给V1，向其栅极输入将输入信号VIN逻辑反相的信号，漏极与晶体管701的源极连接。晶体管906，向其源极供给V2，其栅极与栅极电压控制电路100的输出端子101连接，漏极与输出端子VON连接。晶体管907，向其源极供给V2，其栅极与栅极电压控制电路102的输出端子103连接，漏极与输出端子VO连接。信号908是与输入信号VIN反相的信号。
采用图10A以及图10B说明图9的具体电路例和动作。
图10A表示有关本发明的实施例7的电平转换电路图。
在图10A中，栅极电压控制电路100与输出端子VO连接，具有输出端子101。栅极电压控制电路102与输出端子VON连接，具有输出端子103。晶体管200，其源极与输出端子VO连接，栅极和漏极共同连接并与输出端子101连接。晶体管201，向其栅极输入输入信号VIN的反相信号，漏极与晶体管200的漏极连接。晶体管202，其源极与输出端子VON连接，栅极和漏极共同连接并与输出端子103连接。晶体管203，向其栅极输入输入信号VIN，漏极与晶体管202的漏极连接。晶体管300，由输入信号VIN的反相信号所控制，在输出端子VO和晶体管200的漏极之间连接。晶体管301，由输入信号VIN所控制，在输出端子VON和晶体管202的漏极之间连接。
在此，晶体管300处于导通状态时的漏极电流，相对于晶体管201处于导通状态时的漏极电流为1/N(N可以是比1大的任意值)，晶体管301处于导通状态时的漏极电流，相对于晶体管203处于导通状态时的漏极电流为1/N(N可以是比1大的任意值)。
此外，在图10A中，和图9相同的电路元件、电源以及信号采用相同的符号。
图10B表示有关本发明实施例7的电平转换电路的时序图。采用图10A和图10B说明动作。
当输入信号VIN的电压为“L”时，信号908的电压为“H”。因此，晶体管904和晶体管203、晶体管300处于截止状态，晶体管905和晶体管201、晶体管301处于导通状态。另外，输出端子VO的电压为V1，晶体管906处于导通状态、晶体管700为截止状态。因此，输出端子VON的电压为V2。由于输出端子VON的电压V2通过晶体管301由栅极电压控制电路102的输出端子103输入到晶体管907的栅极，所以晶体管907的栅极电压成为V2，晶体管907处于截止状态，晶体管701处于导通状态。
在上述状态下，在时间T1当输入信号VIN的电压从“L”变到“H”时，与此同时信号908的电压从“H”变到“L”。因此，晶体管904和晶体管203从截止状态变成导通状态，晶体管905和晶体管201从导通状态变成截止状态。
在此，晶体管300和晶体管301虽然由于输入信号VIN而栅极电压变化，但均处于截止状态。这时，晶体管906和晶体管904为导通状态，晶体管907和晶体管905为截止状态。虽然晶体管906和晶体管904均为导通状态，但由于输出端子VO的电压保持在V1，所以晶体管700处于截止状态，没有通过晶体管906和晶体管904从电源901向电源900的贯通电流流动。
以下说明当这时的输入信号VIN的“H”电压V3与V2相等或者比其高的情况。由于晶体管203的漏极电流大，所以由栅极电压控制电路102的输出端子103使晶体管907的栅极电压从V2下降到Va。在时刻T2，晶体管907处于导通状态，输出端子VO的电压从V1上升。与此同时晶体管700的导通电阻下降。由于晶体管907的导通电阻低，所以通过具有二极管特性的晶体管200，栅极电压控制电路100的输出端子101的电压上升，在时刻T3，晶体管906的栅极电压上升。
在时刻T4，当输出端子VO的电压上升，使晶体管700的导通电阻充分降低后，由于晶体管904的漏极电流比晶体管906的漏极电流足够大，所以输出端子VO的电压从V2开始降低。输出端子VON的电压通过具有二极管特性的晶体管202和漏极电流小的晶体管301由栅极电压控制电路102的输出端子103向晶体管907的栅极供给。为此，在比时刻T4滞后的时刻T5中，晶体管907的栅极电压下降，变成V1。
然后说明输入信号VIN的“H”电压V3比V2低的情况。
由于晶体管203的漏极电流小，所以由栅极电压控制电路102的输出端子103使晶体管907的栅极电压从V2只下降到Vb。在时刻T3，晶体管907处于导通状态，输出端子VO的电压从V1上升。与此同时晶体管700的导通电阻下降。由于晶体管907的导通电阻高，所以输出端子VO的电压的上升减缓，在时刻T4，由栅极电压控制电路100的输出端子101使晶体管906的栅极电压上升。
在时刻T6，由于晶体管906的导通电阻增大，所以输出端子VO的电压上升，晶体管700的导通电阻降低，通过晶体管904，输出端子VO的电压从V2开始降低。输出端子VON的电压通过具有二极管特性的晶体管202和漏极电流小的晶体管301由栅极电压控制电路102的输出端子103向晶体管907的栅极供给。为此，在比时刻T6滞后的时刻T7中，晶体管907的栅极电压下降，变成V1，输出端子VO的电压变成V2。
由于上述动作，所以当输入信号VIN的电压为“H”的状态期间，晶体管907的栅极电压变成V1，晶体管907保持导通状态，晶体管905以及晶体管701为截止状态，输出端子VO的电压保持在V2。另一方面，由于晶体管906的栅极电压变成V2，所以晶体管906保持截止状态，晶体管904以及晶体管700为导通状态，输出端子VON的电压保持在V1。这样，动作结束。
另外，当输入信号VIN的电压从“H”变到“L”时，通过和上述栅极控制电路100同样的动作，进行开关。
在本实施例7中，在晶体管906(或者晶体管907)和晶体管904(或者晶体管905)之间连接其栅极与输出端子VO(或者输出端子VON)连接的晶体管700(或者晶体管701)，当晶体管906(或者晶体管907)和晶体管904(或者晶体管905)均处于导通状态时，晶体管700(或者晶体管701)处于截止状态。因此，可以大幅度削减电源901和电源900之间的贯通电流。另外，通过由输入信号的反相信号908(或者输入信号VIN)控制的栅极电压控制电路100(或者栅极电压控制电路102)，与晶体管906(或者晶体管907)和晶体管904(或者晶体管905)之间的电流比无关，可以获得高速开关动作。另外，即使输入信号的电压电平低时，在不需要增大晶体管904(或者晶体管905)的面积的情况下可以获得高速开关动作。
依据本实施例的构成，当第1晶体管从导通状态变化到截止状态时，由于第1端子电压从第1电源电压电平变化到第2电源电压电平需要花费一定时间，所以第4晶体管在一定时间处于导通状态。另一方面，当第2晶体管从截止状态变化到导通状态，由于第1端子电压低，所以第4开关电路为截止状态，可以削减从第2电源向第1电源流动的贯通电流。这对于第1晶体管从截止状态变化到导通状态时，由于第3开关电路的作用，也可以获得同样的效果。
另外，第1端子电压上升时，第4晶体管的栅极电压从第1端子通过设置在第2栅极电压控制电路内的二极管电路供给。为此，当第1(或者第2)输入信号的“H”电平高，第1端子电压电平急剧上升时，第4晶体管的栅极电压比第1端子电压上升慢。另外，当第1(或者第2)输入信号的“H”电平低，第1端子电压电平缓慢上升时，第4晶体管的栅极电压比与第1端子电压大致相同速度上升。因此，通过由第1端子电压控制的第4开关电路，即使当第1(或者第2)输入信号的“H”电平的电压高，第4晶体管的栅极—源极之间的电压大时，可以使第4开关电路尽快处于导通状态。这样，通过第2晶体管，使第2端子电压下降，实现高速动作。
另外，当第1(或者第2)输入信号的“H”电平的电压低，第1端子电压和第4晶体管的栅极电压之间的差小。为此，由于第4开关电路为逐渐导通状态，所以可以削减从第2电源向第1电源流动的贯通电流。这对于第2晶体管从导通状态变化到截止状态时，在第1栅极电压控制电路以及第1开关电路中进行同样的动作，可以削减贯通电流。另外，可以削减电平转换电路的电流消耗。
(实施例8)图11表示有关本发明实施例8的电平转换电路图。
在图11中，第3栅极电压控制电路的栅极电压控制电路810与输出端子VO连接，具有输出端子101。第4栅极电压控制电路的栅极电压控制电路820具有输出端子103。此外，VIN是输入信号，VO是输出与输入信号VIN同相的电平转换后的信号的端子，VON是输出与输入信号VIN反相的电平转换后的信号的端子。第13晶体管的第2导电型晶体管830(以后称为晶体管830)，向其源极供给电压电平V2，其栅极与栅极电压控制电路810的输出端子101连接，漏极800与栅极电压控制电路820连接。电源900的电压电平为V1、电源901的电压电平为V2、电源902的电压电平为V3。电压电平V3是输入信号VIN的电压振幅，这可以是与电压电平V2相同的电压电平、或者也可以是不同的电压电平。反相器903将输入信号VIN逻辑反相。晶体管905，向其源极供给V1，向其栅极输入将输入信号VIN逻辑反相的信号。晶体管907，向其源极供给V2，其栅极与栅极电压控制电路820的输出端子103连接，漏极与输出端子VO连接。信号908是与输入信号VIN反相的信号。
采用图12A、图12B说明图11的具体电路例和动作。图12A表示有关本发明的实施例8的电平转换电路图。
在图12A中，栅极电压控制电路810与输出端子VO连接，具有输出端子101。栅极电压控制电路820与端子800连接，具有输出端子103。晶体管200，其源极与输出端子VO连接，栅极和漏极共同连接并与输出端子101连接。晶体管201，向其栅极输入将输入信号VIN反相的信号908，漏极与晶体管200的漏极连接。晶体管202，其源极与端子800连接，栅极和漏极共同连接并与输出端子103连接。晶体管203，向其栅极输入输入信号VIN，漏极与晶体管202的漏极连接。晶体管300，由输入信号VIN的反相信号所控制，在输出端子VO和晶体管200的漏极之间连接。晶体管301，由输入信号VIN所控制，在出端子800和晶体管202的漏极之间连接。
在此，晶体管300处于导通状态时的漏极电流，相对于晶体管201处于导通状态时的漏极电流为1/N(N可以是比1大的任意值)，晶体管301处于导通状态时的漏极电流，相对于晶体管203处于导通状态时的漏极电流为1/N(N可以是比1大的任意值)。
此外，和图11相同的电路元件、电源以及信号采用相同的符号。
图12B表示有关本发明实施例8的电平转换电路的时序图。采用图12A和图12B说明动作。
当输入信号VIN的电压为“L”时，信号908的电压为“H”。因此，晶体管203以及晶体管300处于截止状态，晶体管905和晶体管201、晶体管301处于导通状态。另外，输出端子VO的电压为V1，晶体管803处于导通状态。因此，端子800的电压为V2。由于端子800的电压V2通过晶体管301由栅极电压控制电路820的输出端子103输入到晶体管907的栅极，所以晶体管907的栅极电压成为V2，晶体管907处于截止状态。
在上述状态下，在时间T1当输入信号VIN的电压从“L”变到“H”时，与此同时信号908的电压从“H”变到“L”。因此，晶体管203从截止状态变成导通状态，晶体管201从导通状态变成截止状态。在此，晶体管300和晶体管301虽然由于输入信号VIN而栅极电压变化，但均处于截止状态。因此，施加在晶体管907的栅极上的输出端子103的电压从V2下降，到达与晶体管203的漏极电流对应的电压。在时刻T2晶体管907变成导通状态后，输出端子VO的电压从V1上升。由于输出端子VO的电压通过具有二极管特性的晶体管200和漏极电流小的晶体管300由栅极电压控制电路810的输出端子101向晶体管830的栅极供给，所以在比时刻T2滞后的时刻T3中，晶体管830的栅极电压上升。在时刻T4，晶体管830的漏极电路被抑制后，端子800的电压从V2开始下降。由于端子800的电压通过具有二极管特性的晶体管202和漏极电流小的晶体管301由栅极电压控制电路820的输出端子103向晶体管907的栅极供给，所以在比时刻T4滞后的时刻T5中，晶体管907的栅极电压下降，变成V1。
由于上述动作，所以当输入信号VIN的电压为“H”的状态期间，由于晶体管907的栅极电压变成V1，所以晶体管907保持导通状态，晶体管905为截止状态，输出端子VO的电压保持在V2。另一方面，晶体管830的栅极电压变成V2，晶体管906保持截止状态，这样，动作结束。
另外，当输入信号VIN的电压从“H”变到“L”时，通过和上述栅极控制电路810同样的动作，进行开关。
在本实施例8中，通过只设置输出端子VO，可以删除实施例7所示的晶体管904，可以减少布局面积并且降低电能消耗。另外，即使在输入信号的电压电平低的情况下，也可以在不增大晶体管905的面积的情况下获得高速开关。
(实施例9)图13A表示有关本发明实施例9的电平转换电路图。
图13A，是在图11的实施例8中追加了第1导电型晶体管601所构成。晶体管601，插入到输出端子VO和晶体管905的漏极之间，其栅极与栅极电压控制电路820的输出端子103连接。晶体管601是具有开关装置的第2开关电路的构成例。
在上述构成中，晶体管907处于导通状态时，如果输入信号VIN的电压从“H”变到“L”，晶体管905虽然从截止状态变到导通状态，但晶体管601处于截止状态。另一方面，栅极电压控制电路810的输出端子101的电压下降，晶体管830处于导通状态。因此，端子800的电压上升，晶体管907截止，通过晶体管905，输出端子VO从V2变化到V1。这对于输入信号VIN的电压从“L”变到“H”，在栅极电压控制电路820中也进行同样的动作。
在实施例9中，是在实施例8中，在晶体管907和晶体管905之间的位置追加了其栅极与输出端子103连接的晶体管601。当晶体管907和晶体管905均处于导通状态时，晶体管601截止，可以大幅度削减电源901和900之间的贯通电流。另外，通过由输入信号的反相信号908(或者输入信号VIN)控制的栅极电压控制电路810(820)，与晶体管830(907)和晶体管905的电流比无关，可以获得高速开关动作。另外，可以获得和实施例8相同的降低布局面积的效果。另外，即使在输入信号的电压电平低的情况下，也可以在不增大晶体管905的面积的情况下获得高速开关动作。
(实施例10)图13B表示有关本发明实施方10的电平转换电路图。图13B，是在图11的实施例8中追加了第1导电型晶体管701所构成。晶体管701，插入到输出端子VO和晶体管905的漏极之间，其栅极与漏极800连接。晶体管701是具有开关装置的第4开关电路的构成例。
在图13B中，晶体管907处于导通状态时，如果输入信号VIN的电压从“H”变到“L”，晶体管905虽然从截止状态变到导通状态，但晶体管701处于截止状态。另一方面，栅极电压控制电路810的输出端子101的电压下降，晶体管830处于导通状态。因此，端子800的电压上升，晶体管907截止，通过晶体管905，输出端子VO从V2变化到V1。这对于输入信号VIN的电压从“L”变到“H”，在栅极电压控制电路820中也进行同样的动作。
在实施例10中，是在实施例8中，追加了晶体管701。晶体管701，插入到晶体管907和晶体管905之间，其栅极与端子800连接。当晶体管907和晶体管905均处于导通状态时，晶体管701截止，可以大幅度削减电源901和900之间的贯通电流。另外，通过由输入信号的反相信号908(或者输入信号VIN)控制的栅极电压控制电路810(820)，与晶体管830(907)和晶体管905的电流比无关，可以获得高速开关动作。另外，可以获得和实施例8相同的降低布局面积的效果。另外，即使在输入信号的电压电平低的情况下，也可以在不增大晶体管905的面积的情况下获得高速开关动作。
依据这些实施例8、9、10的构成，通过使输出端子成为1个，在不改变动作速度、电能消耗的情况下可以删除施加输入信号的第1晶体管。并且，即使附加第2开关电路或者第4开关电路时，由于可以不采用第1开关电路或者第3开关电路，所以可以减少布局面积。
此外，在上述各实施例中，第1导电型晶体管为P沟道MOS晶体管时，第2导电型晶体管为N沟道MOS晶体管，当第1导电型晶体管为N沟道MOS晶体管时，第2导电型晶体管为P沟道MOS晶体管，对于那一种情况可以具有相同的效果。
如上所述，本发明，在第1输出端子和第4晶体管的栅极之间包括由输入信号控制的第2栅极电压控制电路，并且在第2输出端子和第3晶体管的栅极之间包括由输入信号的反相信号控制的第1栅极电压控制电路。这样，输入信号的振幅电压V3即使比电源电压V2低时，当输入信号VIN的电压从“L”变到“H”时，第1输出端子的电压变化，与第1晶体管和第3晶体管之间的电流比无关，由于第1以及第2栅极电压控制电路控制第3晶体管的栅极电压。这样，可以使第1输出端子的电压变化高速，减少贯通电流。另外，对于第2输出端子也同样。另外，该电压变化由于与第1和第3之间的电流比以及第2和第4晶体管之间的电流比无关，所以没有必要考虑晶体管的尺寸比。为此，可以提供降低了第1和第2晶体管的布局面积的电平转换电路。
权利要求
1.一种电平转换电路，其特征在于包括向源极供给第1电源电压、向栅极输入第1输入信号、在漏极上连接第1端子的第1导电型的第1晶体管；向栅极输入具有与所述第1输入信号反相的关系的第2输入信号、漏极与第2端子连接的第1导电型的第2晶体管；向源极供给第2电源电压、在漏极上连接所述第1端子的第2导电型的第3晶体管；在漏极上连接所述第2端子的第2导电型的第4晶体管；与所述第2端子连接、输入所述第2输入信号、当所述第1晶体管处于截止状态时使所述第3晶体管处于导通状态的第1栅极电压控制电路；以及与所述第1端子连接、输入所述第1输入信号、当所述第2晶体管处于截止状态时使所述第4晶体管处于导通状态的第2栅极电压控制电路。
2.根据权利要求1所述的电平转换电路，其特征在于所述第1栅极电压控制电路包括向源极供给所述第1电源电压、在漏极上连接所述第3晶体管的栅极、向栅极输入所述第2输入信号的第1导电型的第5晶体管；和在源极上连接所述第2端子、在栅极和漏极上连接所述第3晶体管的栅极的第2导电型的第6晶体管，所述第2栅极电压控制电路包括向源极供给所述第1电源电压、在漏极上连接所述第4晶体管的栅极、向栅极输入所述第1输入信号的第1导电型的第7晶体管；和在源极上连接所述第1端子、在栅极和漏极上连接所述第4晶体管的栅极的第2导电型的第8晶体管。
3.根据权利要求2所述的电平转换电路，其特征在于所述第1栅极电压控制电路进一步包括在源极上连接所述第2端子、在漏极上连接所述第3晶体管的栅极、向栅极输入所述第2输入信号的第2导电型的第9晶体管，所述第2栅极电压控制电路进一步包括在源极连接所述第1端子、在漏极上连接所述第4晶体管的栅极、向栅极输入所述第1输入信号的第2导电型的第10晶体管。
4.根据权利要求1所述的电平转换电路，其特征在于所述第1栅极电压控制电路包括向源极供给所述第1电源电压、在漏极上连接所述第3晶体管的栅极、向栅极输入所述第2输入信号的第1导电型的第5晶体管；和在源极连接所述第2端子、在栅极和漏极上连接所述第3晶体管的栅极、即使当栅极和源极之间的电压为0V时在源极和漏极之间也流动电流的第2导电型的第11晶体管，所述第2栅极电压控制电路包括向源极供给所述第1电源电压、在漏极上连接所述第4晶体管的栅极、向栅极输入所述第1输入信号的第1导电型的第7晶体管；和在源极连接所述第1端子、在栅极和漏极上连接所述第4晶体管的栅极、即使当栅极和源极之间的电压为0V时在源极和漏极之间也流动电流的第2导电型的第12晶体管。
5.根据权利要求1所述的电平转换电路，其特征在于进一步包括具有在所述第1端子和所述第1电源之间与所述第1晶体管串联连接、由所述第3晶体管的栅极电压控制、当所述第3晶体管处于截止状态时变成导通状态的开关装置的第1开关电路；和具有在所述第2端子和所述第1电源之间与所述第2晶体管串联连接、由所述第4晶体管的栅极电压控制、当所述第4晶体管处于截止状态时变成导通状态的开关装置的第2开关电路。
6.根据权利要求1所述的电平转换电路，其特征在于进一步包括具有在所述第1端子和所述第1电源之间与所述第1晶体管串联连接、由所述第2端子电压控制、当所述第2端子电压与所述第1电源电压为相同的电压电平时变成截止状态的开关装置的第3开关电路；和具有在所述第2端子和所述第2电源之间与所述第2晶体管串联连接、由所述第1端子电压控制、当所述第1端子电压与所述第1电源电压为相同的电压电平时变成截止状态的开关装置的第4开关电路。
7.一种电平转换电路，其特征在于包括向源极供给第1电源电压、向栅极输入具有与第1输入信号反相的关系的第2输入信号、在漏极上连接第2端子的第1导电型的第2晶体管；向源极供给第2电源电压、在漏极上连接所述第2端子的第2导电型的第4晶体管；向源极供给所述第2电源电压的第2导电型的第13晶体管；与所述第2端子连接、并且输入所述第2输入信号、当所述第2输入信号为高电平时，使所述第13晶体管处于导通状态的第3栅极电压控制电路；以及与所述第13晶体管的漏极连接、并且输入所述第1输入信号、当所述第1输入信号为高电平时，使所述第4晶体管处于导通状态的第4栅极电压控制电路。
8.根据权利要求7所述的电平转换电路，其特征在于进一步包括在所述第2端子和所述第1电源之间与所述第2晶体管串联连接、并与所述第4晶体管的栅极连接的第2开关电路。
9.根据权利要求7所述的电平转换电路，其特征在于进一步包括在所述第2端子和所述第1电源之间与所述第2晶体管串联连接、并与所述第13晶体管的漏极连接的第4开关电路。
全文摘要
一种电平转换电路，包括在第3晶体管的栅极和第2输出端子之间插入的由输入信号的反相信号控制的第1栅极电压控制电路；在第4晶体管的栅极和第1输出端子之间插入的由输入信号控制的第2栅极电压控制电路；第1晶体管；以及第2晶体管。当输入信号从“H”变到“L”时，第1晶体管处于截止状态，由第1栅极电压控制电路使第3晶体管处于导通状态，第1输出端子的电压上升。第2晶体管处于导通状态，由第2栅极电压控制电路使第4晶体管处于截止状态，第1输出端子的电压下降。可以实现特别是输入电压为低电压时可以实现高速动作、低耗电化的电平转换电路。
文档编号H03K17/16GK1499724SQ20031010472
公开日2004年5月26日 申请日期2003年10月30日 优先权日2002年10月30日
发明者山平征二, 服部规男, 荒川健, 男 申请人:松下电器产业株式会社