专利名称：用于电荷耦合器件的驱动电路的制作方法
技术领域：
本发明涉及用于电荷耦合器件(CDD)的电子驱动电路的领域。
背景技术：
电荷耦合器件(CDD)被广泛用于图像获取。典型地，CCD传感器提供从光到电信号的有效变换。CCD传感器特征在于优选地以一维或二维阵列排列的多个光敏像素。CCD传感器的各个像素被适配为与入射光的强度成比例地累积电荷。这样，典型地，将由CCD传感器获取的空间光图案(例如，图像)变换为对应的电荷图案(pattefrn)。必须读出此电荷图案，由此，必须将通过像素或相邻定位的电容性元件而独立存储的电荷包(charge packet)传输到CCD的输出节点。
典型地，通过垂直和/或水平移位寄存器而实现一维组桶式(bucketbrigade)延迟线或二维CCD阵列的电荷传输。这样，将CCD传感器的各个像素所累积的每个电荷包连续地移动到相邻的电容性元件，直到其到达CCD传感器的输出节点为止。典型地，输出节点提供每个独立电荷包的放大，由此允许有效且可靠的进一步的信号处理。
典型地，基于由CCD传感器的时钟控制(clocking)指定的固定时间间隔，而执行所获取的电荷的移动。
存在多个用于CCD传感器读出的不同的时钟控制方案，如二相时钟控制、三相时钟控制、四相时钟控制、或利用装仓(binning)(即，在将来自多个相邻像素的电荷包发送到输出放大器之前，组合来自多个相邻像素的电荷包)的其它时钟控制配置。在原理上，这些时钟控制方案分别基于相邻定位的存储门(storage gate)的到更低和更高电压的交替切换。这样，沿水平或垂直方向逐步移动势垒，由此允许电荷包有效地移动到相邻像素或电容性元件。根据所述时钟控制方案、CCD传感器的像素总数以及图像获取的帧速率，时钟控制频率可高达数十或数百MHz。
典型地，CCD传感器包括二个时钟控制电极，其允许通过外部时钟控制电路进行CCD传感器的有效且通用的驱动。因此，不一定由CCD传感器自己生成时钟控制信号，即用于CCD读出的驱动信号。这样，可通过利用单个类型的CCD芯片，实现多个基于CCD的配置。然而，响应于接收到外部时钟控制信号而由CCD传感器自己实现各个独立CCD像素的时钟控制。
典型地，具有二个时钟控制电极的CCD传感器的外部时钟控制基于推挽(push-pull)模式下的时钟控制信号。这意味着被应用于CCD传感器的相应的第一和第二时钟控制电极的第一和第二时钟控制信号是反相信号，即，第一时钟控制信号基本上等于反相的第二时钟控制信号。
然而，典型地，这两个时钟控制信号包括非对称分量，即，这两个时钟控制信号的上升和下降沿的时间间隔仅部分重叠，或者不完全对称。由此，典型地，推挽模式下的这两个时钟控制信号的交叉点相对于零点而移位。由此，这两个时钟控制信号特征在于共模分量(common mode component)或DC偏移，其不利于跨越CCD传感器的电荷载流子传输。具体地，由于被称为CCD基底(substrate)的时钟控制信号的共模分量，可能严重影响CCD传感器输出的质量。
发明内容
本发明的各个实施例提供了用于驱动电子组件的电子电路。该电子电路包括耦接到驱动单元的时钟信号生成器。驱动单元基于来自所述时钟信号生成器的时钟信号，而提供至少第一和第二时钟信号。与第一时钟信号相比，第二时钟信号是反相的。耦合模块以推挽方式耦合第一和第二时钟信号。
下面，将通过参照附图而详细描述本发明的优选实施例，在附图中图1示出了示意性地图解本发明的驱动电路的框图；图2示出了理想的驱动信号的示意性例子；图3绘出了不完美的驱动信号的第一例子；图4图解了不完美的驱动信号的第二例子；以及图5示出了不完美的驱动信号的第三例子。
具体实施例方式
图2示出了典型的驱动信号的表示。实线A和虚线B分别表示CCD移位时钟以及反相CCD移位时钟。点划线C表示CCD移位时钟的共模分量。对于线A和B，占空比以及上升和下降时刻分别是对称的。由此，不存在共模信号C，即，该线在其零电平上是平坦的。应当注意，对于这三个信号来说，零线不是共同的。
图3示出了不完美的驱动信号的第一例子。这些线和它们的表示与图2中相同。CCD移位时钟信号A和反相CCD移位时钟信号B的占空比不同。
由此，共模信号C不再平坦，并且在某些时刻造成DC分量。
图4示出了不完美的驱动信号的第二例子。这些线和它们的表示与图2和3中相同。信号A和B的上升和下降时刻彼此不同。由此，共模信号C不再平坦，并且在某些时刻造成DC分量。
图5示出了不完美的驱动信号的第三例子。与前面一样，这些线和它们的表示与图2至4中相同。在CCD移位时钟信号及其反相之间存在时间延迟。除此之外，所述信号基本上对称。然而，共模信号C不再平坦，但这里不存DC分量。共模信号的改变的符号彼此抵消。然而，共模信号可能干扰所连接的电路。
此外，典型地，CCD传感器的时钟控制电极显示出相对高的电容，从而导致CCD芯片的驱动电路中的可觉察到的功率损失。
本发明的实施例提供了用于电荷耦合器件的改进的驱动电路。一个实施例提供了时钟控制信号的改进的推挽式耦合以及功率损失的减小。
本发明的实施例提供了用于通过第一和第二时钟信号驱动电子组件的电子驱动电路。根据一个实施例，该驱动电路包括时钟生成器，用于生成主时钟信号。该驱动电路还包括驱动单元，其被适配为响应于接收到该主时钟信号而生成第一和第二时钟信号。根据一个实施例，第二时钟信号基本上等同于反相的第一时钟信号。
典型地，第一和第二时钟信号包括共模分量。也就是说，相应的第一和第二时钟信号的上升和下降沿的时间间隔不完全重叠或不完全对称。由此，上升和下降沿翻转为下降和上升沿的时间点不完全匹配。因此，驱动电路还包括用于第一和第二时钟信号的推挽式耦合的耦合模块。该耦合模块用来以这样的方式适当地延迟第一和第二时钟信号之一，该方式即第一和第二时钟信号的下降和上升沿的时间间隔完全重叠。
所述耦合模块有效地抑制了第一和第二时钟信号的共模分量。这样，增强了第一和第二时钟信号的对称性，并且有效地减小了这两个时钟信号的DC偏移。在某些情况下，DC偏移消失。由此，可通过处于严格的推挽模式下的时钟信号来驱动电子组件。
根据本发明的实施例，所述驱动电路包括至少第一和第二驱动模块。第一和第二驱动模块生成相应的第一和第二时钟信号。例如，根据一个实施例，将驱动模块实现为运算放大器，其用来放大主时钟信号，以便适当地驱动电子组件。根据本发明的一个实施例，将所述两个驱动模块中的至少一个实现为反相运算放大器。这样，第二时钟信号变为基本上等同于反相的第一时钟信号，反之亦然。
然而，有时候，第一和第二驱动模块的电子组件的电特性可能略微地互相偏离。例如，根据一个实施例，运算放大器包括互补金属氧化物半导体(CMOS)晶体管。这样的组件趋向于显示出非对称的开关行为。此外，这些标准电子组件提供相对于它们的内部电阻和电容的微小差异。另外，所述驱动模块在它们的高频操作极限附近(典型地，在MHz的范围中)操作。数伏特的电压和超过一安培的有效电流较为常见。由此，更有可能出现输出信号中的不对称。
根据本发明的一个实施例，耦合模块用来抑制由驱动模块生成的不对称，并提供第一和第二时钟信号的最佳推挽式耦合。
本发明的各个实施例将在包括第一和第二时钟控制电极的驱动电路中得到广泛应用。具体地，通过利用所述耦合模块，实现了第一和第二时钟信号的最佳推挽式耦合。
根据本发明的一个实施例，所述电子组件是电荷耦合器件(CCD)或CCD传感器。CCD器件被适配为将入射光变换为电信号。CCD传感器通常包括通过相应的第一和第二时钟信号而以推挽模式驱动的第一和第二时钟控制电极。
根据本发明的另一实施例，耦合模块包括共模扼流圈(choke)，用于排除第一和第二时钟信号的共模分量。这样的共模扼流圈包括在公共芯上具有基本等同的绕组的第一和第二线圈。只要这两个时钟信号处于推挽模式，由第一和第二时钟信号生成的所述芯内的磁通量便相互彼此抵消。净磁通量为0，并且共模扼流圈的感应率(inductivity)基本为0，即，共模扼流圈对这两个时钟信号没有明显影响。
每当第一和第二时钟信号具有共模分量(即，所述时钟信号的至少一部分彼此一致地上升或下降)时，对应的磁场不再彼此抵消。由此，芯内的净磁通量变为非0。由此，共模扼流圈显示出可察觉到的感应率，其用来延迟所述时钟信号之一，由此增强了第一和第二时钟信号的有效推挽模式耦合。
根据本发明的另一实施例，驱动电路还包括至少第一和第二电感性元件。第一和第二电感性元件以及电荷耦合器件的内部电容被适配为形成谐振电路。此谐振电路具有基本上等于主时钟信号的频率的谐振频率。这样，以谐振方式执行CCD的时钟控制。在本发明的一个实施例中，这是通过适当地调谐主时钟信号的频率和/或第一和第二电感性元件中的至少一个的感应率而有效地实现的。通过在谐振频率附近操作驱动电路，有效地减小了功率损失。
此外，在此谐振配置中，存在将在超过驱动单元的最大输出电压的电压上驱动CCD传感器的可能性。与CCD传感器的非谐振驱动相比，通过同时维持被施加到CCD传感器的时钟控制电极的电压，有效地减小了驱动单元的输出电压。有利地，有效地减小了用于CCD传感器的时钟控制的整个驱动电路的功耗。
然而，所述附加的电感性元件不一定作为分立组件而存在。根据在端子上存在的电容以及期望的谐振频率，与端子的电容相结合的共模扼流圈的杂散电感足以实现期望的谐振。
根据本发明的另一实施例，驱动电路还包括具有第一和第二电阻的第一和第二电阻器。第一和第二电阻器被适配为提供谐振电路的阻尼。这样，由CCD传感器的电容、第一和第二电感性元件、以及第一和第二电阻器形成的谐振电路是阻尼谐振电路。谐振电路的阻尼对于时钟控制信号的中断来说尤其有利。
例如，当对CCD传感器进行从光元件到移位寄存器的电荷转移时、或当未对CCD传感器进行读出时，通常不必将时钟控制信号施加到CCD传感器的时钟控制电极。可适当地确定第一和第二电阻器的大小，以便优化该驱动电路的通断切换特性。
在另一方面中，本发明提供了电荷耦合器件的驱动方法。本发明的驱动方法包括以下步骤生成主时钟信号；从主时钟信号导出第一和第二时钟信号；以及以推挽模式耦合第一和第二时钟信号。优选地，通过适当的驱动模块来执行从主时钟信号对第一和第二时钟信号的导出，其中，一个驱动模块提供主时钟信号的反相放大。由此，第二时钟信号仅基本上等同于反相的第一时钟信号，反之亦然。这里，对于电荷耦合器件的最佳驱动来说，从主时钟信号生成第一和第二时钟信号是不够的。因此，必须通过使用将第一和第二时钟信号的耦合提供为推挽模式的耦合模块，来抑制或有效滤除第一和第二时钟信号的任何不对称和共模分量。
在另一方面中，本发明提供了具有电荷耦合器件和电子驱动电路的电子装置。通过由驱动电路生成的第一和第二时钟信号而驱动电荷耦合器件。该驱动电路包括时钟生成器，用于生成主时钟信号；驱动单元，用于生成第一和第二时钟信号；以及耦合模块，用于第一和第二时钟信号的推挽式耦合。响应于接收到主时钟信号，通过驱动单元生成第一和第二时钟信号。典型地，第一和第二时钟信号的生成不可避免地带来不对称和共模分量。由此，所生成的第二时钟信号仅基本上等同于反相的第一时钟信号。因此，耦合模块被适配为进行第一和第二时钟信号的严格推挽式耦合。这样，驱动电路的耦合模块有效地抑制了施加到CCD传感器的相应的第一和第二时钟控制电极的第一和第二时钟信号的共模分量和不对称。
图1示意性地图解了本发明的驱动电路10的一个实施例。驱动电路10通过第一和第二时钟信号而驱动电荷耦合器件(CCD)12。本发明的驱动电路10具有时钟生成器14以及驱动单元16。驱动电路10还具有耦合模块22、第一和第二电感性元件24和26、第一和第二电阻器30和32、以及附加电阻器34。电阻器34是信号生成器的源(source)电阻器。驱动单元16还具有第一和第二驱动模块18、20。通过驱动电路10来生成时钟信号，并通过CCD12的接触电极11、13而将该时钟信号耦合到电荷耦合器件12。通过特征在于Π结构的三个电容器的等效电路图来表示CCD12的内部电容28。注意，该图仅绘出了到CCD的单个连接的简化示意图。然而，所示出的CCD的部分是有利地使用了本发明的部分的例子。
主时钟信号由时钟生成器14生成，并被并行地提供到驱动单元16的第一和第二驱动模块18、20。根据一个实施例，第一和第二驱动模块18、20提供所接收的主时钟信号的大约相等的放大。然而，所述驱动模块之一(例如，驱动模块20)提供反相输出。这样，生成用于驱动CCD12的两个时钟信号。然而，由于驱动模块18、20的电子组件的偏差，所生成的第一和第二时钟信号不是对称的推挽式信号。典型地，第一和第二时钟信号不处于严格的推挽模式下，并且具有可觉察到的共模分量，其对CCD12的读出具有负面影响。
通过在本发明的一个实施例中被实现为共模扼流圈的耦合模块22，耦合第一和第二时钟信号两者，使得它们的交叉点与过零点(zero crossing)匹配。此外，第一和第二时钟信号的上升和下降沿的时间间隔更紧密地重叠。这样，共模扼流圈22用来抑制第一和第二时钟信号的共模分量或DC偏移。这样，有效地滤除了第一和第二时钟信号的不对称。由此，以更优的推挽模式驱动CCD12。
第一和第二电感性元件24和26以及CCD12的内部电容28有效地形成具有特定谐振频率的谐振电路。在本发明的一个实施例中，以这样的方式确定内部电容28以及电感性元件24、26中的任一个的大小，该方式即谐振电路的谐振频率基本上等于主时钟信号的频率。这样，以谐振方式有效地执行了CCD12的时钟控制。这允许有效地减小功率损失和功率耗散，并允许驱动单元16的更低的输出电压。同时，保持了施加到CCD12的第一和第二时钟控制电极11、13的时钟信号的足够电压。这样，有效地减小了用于CCD读出的功耗。
驱动电路10还包括第一和第二电阻器30、32。电阻器30、32提供谐振电路的有效阻尼。由内部电容28以及第一和第二电感性元件24和26形成的谐振电路的阻尼一方面限制了谐振幅度，并且另一方面提供了驱动电路的通断切换特性的优化。具体地，当时钟控制信号经历中断时，需要足够的谐振的阻尼。通过适当地确定电阻器30、32的大小，实现了谐振电路的通断切换特性的优化。
由此，本发明的驱动电路10提供了电荷耦合器件12的改进的时钟控制。如本领域普通技术人员将认识到的那样，本发明的驱动电路10将在适合于外部时钟控制且具有第一和第二时钟控制电极的任意电子组件中得到应用。具体地，通过使用耦合模块22，实现了第一和第二时钟信号的最佳推挽式耦合。此外，在本发明的一个实施例中，通过使用适当的电感性元件，以谐振模式执行电子组件(例如CCD传感器)的时钟控制，这有效地减小了功耗。
权利要求
1.一种用于驱动电子组件的电子电路，包括-时钟信号生成器；-驱动单元，其被耦接到时钟信号生成器，并基于来自所述时钟信号生成器的时钟信号而提供至少第一和第二时钟信号，其中与第一时钟信号相比，第二时钟信号是反相的，-耦合模块，用于第一和第二时钟信号的推挽式耦合。
2.如权利要求1所述的电子驱动电路，其中，所述电子组件是电荷耦合器件。
3.如权利要求1所述的电子驱动电路，其中，所述耦合模块包括共模扼流圈，用于排除第一和第二时钟信号的共模分量。
4.如权利要求1所述的电子驱动电路，还包括至少第一和第二电感性元件，该第一和第二电感性元件以及电荷耦合器件的内部电容组成谐振电路，该谐振电路具有基本上等于主时钟信号的频率的谐振频率。
5.如权利要求4所述的电子驱动电路，还包括至少具有第一和第二电阻的第一和第二电阻器，该第一和第二电阻器对谐振电路进行阻尼。
6.一种用于电荷耦合器件的驱动方法，包括以下步骤-生成主时钟信号，-从主时钟信号导出第一和第二时钟信号，第二时钟信号基本上等同于反相的第一时钟信号，-通过耦合模块，以推挽模式耦合第一和第二时钟信号。
7.如权利要求6所述的驱动方法，还包括以下步骤通过具有与主时钟信号的频率相对应的谐振频率的谐振电路，来驱动电荷耦合器件。
8.一种具有电荷耦合器件和电子驱动电路的电子设备，通过由驱动电路生成的第一和第二时钟信号而驱动电荷耦合器件，该驱动电路包括-时钟生成器，用于生成主时钟信号，-驱动单元，用于响应于接收到主时钟信号而生成至少第一和第二时钟信号，第二时钟信号基本上等于反相的第一时钟信号，-耦合模块，用于第一和第二时钟信号的推挽式耦合。
全文摘要
本发明提供了一种用于驱动电子设备的驱动电路、驱动电子设备的方法、以及包括这种驱动电路的对应电子设备。本发明的驱动电路被适配为以推挽模式生成第一和第二时钟信号。在一个实施例中，第一和第二时钟信号通过相应的驱动模块而被生成，并且进行由耦合模块提供的推挽模式耦合。此外，本发明的驱动电路的实施例包括电感性元件，其与电荷耦合器件的内部电容一起形成谐振电路。该谐振电路的谐振频率基本上等于所述时钟信号的频率，由此有效地允许驱动电路功耗的减小。
文档编号H03K17/16GK101019316SQ200580026234
公开日2007年8月15日 申请日期2005年7月18日 优先权日2004年8月2日
发明者托马斯·格雷恩, 莱因哈德·基尔申斯坦, 马赛厄斯·蔡德勒 申请人:汤姆森特许公司