频率发生装置及其控制电路的制作方法

专利名称：频率发生装置及其控制电路的制作方法
技术领域：
本发明有关于 一种控制电路，且特别是有关于一种使用电子熔丝来控制 频率发生器的启动与否的频率发生装置及其控制电路。
背景技术：
随着各样的电子产品与芯片的操作频率的多元化，很多厂商在其所设计的芯片或是电子产品中配置可编设(programmable)的频率发生器，以配合 各客户本身所开发的各样的电子产品或芯片的操作频率的需求。例如美国专 利公告第6,720,834号专利即公开一种利用激光熔丝(Laser Fuse)来决定 压控振荡器(Voltage Controlled Oscillator)输出频率的频率发生装置。图1为美国专利公告第6,720, 834号专利的频率发生装置。此公知的频 率发生装置配置在芯片(chip)中。请参照图1，控制电路102、 103、以及104 分别具有激光熔丝105、 106、以及107。控制电路102具有二极管108，控 制电路103具有二个二极管109与110,而控制电路104具有三个二极管111、 112、以及113。此公知的频率发生装置所发生的输出频率Fo是以控制电路 102、 103、以及104中的二极管串两端的电压差来控制，因此二极管数目的 多少，决定了输出频率Fo的高低。换句话说，每一个控制电路，均代表一种 输出频率Fo的选择。因此，若选择以控制电路102来决定输出频率Fo，则 必须将控制电路103中的激光熔丝106、以及控制电路104中的激光熔丝107 烧断，使控制电路103与104形成断路。同理，若选择以控制电路103来决 定输出频率Fo，则必须分别将控制电路102中的激光熔丝105、以及控制电 路104中的激光熔丝107烧断。而若选择控制电路104来决定输出频率Fo， 则必须将控制电路102中的激光熔丝105、以及控制电路103中的激光熔丝 106烧断。由于激光熔丝需要用激光束去改变熔丝的状态，因此需要在芯片表面预 留足够大的开口以便让激光束可以照射到熔丝。再者，为了防止激光熔丝被 烧断时所溅出的杂质污染到激光熔丝周围电路与元件， 一般而言会在激光熔
丝周围配置有效的保护手段。基于上述缘由，使得激光熔丝需要占据大量的 芯片面积。除此之外，由于使用公知的频率发生装置的芯片还需要额外的激 光提供设备，增加了公知的频率发生器在使用上不小的困扰。其状态，因此电子熔丝并不需要占用太多芯片面积。电子熔丝有二种状态，分另寸为编i殳4犬态(program state)与非编i殳^R态(non—program state), 并 且编设状态与非编设状态呈现出二种不同的阻值。以下经由图2、图3A、以图2为电子熔丝元件的俯视图、图3A为电子熔丝元件为非编设状态的侧 视图、图3B为电子熔丝元件为编设状态的侧视图。请依照说明的需要而参照 图2、图3A、以及图3B。图2所示的201、 202表示为接点，203表示为熔丝 区域，而204、 205表示为接点区域。图3A与3B中的301与302，表示为图 2中的接点201与202。图3A与3B中皆有硅化物层(Silicide Layer)、多晶 硅层(Polysi Icon Layer)、氧化物层(Oxide Layer)、以及衬底(Substrate)， 而图3A与3B中的标号300所表示的即为图2所示的电子熔丝元件。图3A中 的303A与图3B中的303B所表示的即为图2所示的熔丝区域。当电子熔丝元件300在非编设状态时，电子熔丝元件300中的熔丝区域 未熔断而仍呈现图3A中的303A的状态。因此接点301与302之间仍可经由 硅化物层与多晶硅层导通，故此时电子熔丝元件300的阻值较小(一般约为 5Q)。而当电子熔丝元件300在编设状态时，电子熔丝元件300中的熔丝区 域会因为接点301与302之间的大量电流而熔断(即呈现图3B中303B的状 态)。因此，电子熔丝元件300在编设状态时，接点301与302之间只能经由 多晶硅层导通，故此时电子熔丝元件300的阻值较大( 一般约为300Q )。然而，由于电子熔丝在编设状态与非编设状态二者的阻值4艮接近，而不 像激光熔丝在编设状态与非编设状态二者的阻值差异非常大(理想上激光熔 丝在非编设状态的阻值可视为OQ,而在编设状态的阻值可视为无限大)，使 得公知技术中并无法直接以电子熔丝取代激光熔丝。因此，公知振荡器的控 制技术中并不能使用电子熔丝来提供编设功能。发明内容本发明的目的就是提供一种频率发生装置及其中的控制电路，其可运用
电子熔丝来控制频率发生器的启动与否。由于并且本发明的频率发生装置不 需使用激光熔丝，因此可以大幅缩小芯片面积。基于上述及其他目的，本发明提出一种频率发生装置，其包括控制电路 与频率发生器。其中控制电路包含电子熔丝，并且控制电路依据电子熔丝的 状态而输出启用信号。频率发生器耦接至控制电路，用以接收启用信号，并 依据启用信号决定是否输出频率信号。基于上述及其他目的，本发明提出一种控制电路，适用于控制至少一频 率发生器，该控制电路包括电子熔丝与控制单元。其中控制单元耦接至电子 熔丝，并且控制单元依据电子熔丝的状态而输出启用信号，进而使频率发生 器依据启用信号而决定是否输出频率信号。本发明利用控制单元去检测电子熔丝在编设状态(program state)与非 编设状态(non-program state) 二者的阻值(分别为较低阻值与较高阻值， 但并不出现阻值无限大的情况)，接着控制单元依照电子熔丝的状态而输出具 有低电压电平的启用信号或具有高电压电平的启用信号。因此，频率发生器 便可以依据控制电路所输出的启用信号而决定是否输出频率信号。为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较 佳实施例，并配合附图，详细说明如下。


图1为公知的频率发生装置。图2为电子熔丝元件的俯视图。图3A为电子熔丝元件为非编设状态的侧视图。图3B为电子熔丝元件为编设状态的侧视图。图4为依照本发明一实施例的频率发生装置。图5为依照本发明另一实施例的频率发生装置。图6为使用于本发明一实施例的频率发生器的电路图。图7为传统用于射频电路的压控振荡器。图8为另一种用于射频电路的双频带压控振荡器。图9为传统相位锁定回路的方块图。图10为依照本发明一实施例的具有二种频率选择的频率发生装置。 图11为依照本发明一实施例的具有N种频率选择的频率发生装置。
主要元件符号说明101、 430、 530、 1020、 1111-1 ~ 1111-L:频率发生器102、 103、 104、 410、 510、 1101-1 ~ 1101-K:控制电路 105、 106、 107:激光熔丝108、 109、 110、 111、 112、 113: 二极管 201、 202、 301、 302:接点203、 303A、 303B:熔丝区域204、 205:接点区域 300:电子熔丝元件 410-A、 510-A:控制单元 410-B、 510-B:电子熔丝411、 417、 418、 419、 420、 511、 513、 514、 710、 810、 910:开关412、 413、 421、 512:阻抗 414:电流镜像装置415、 416: MOS晶体管422、 515:输出装置423、 424、 516、 517、 603、 604、 605、 606、 1010:反相器425第一端426第二端427第三端428第四端601与非门602反相器串级电路1100:电子熔丝阵列控制器ES、 ES1、 ES2- ESN:启用信号/ES:启用信号的反相信号FOUT、 F0UT1、 F0UT2-FOUTN:频率信号GND:接地电压FB:反馈输入频率FIN:参考输入频率Fo:输出频率
P:编-没节点PS:第二控制信号 SS:第一控制信号 VI:控制端 VCC:第一电压Vcontrol、 Vinductor、 Vbias: 控制电压具体实施方式
图4为依照本发明一实施例的频率发生装置。请参照图4，该频率发生 装置包括控制电路410与频率发生器430。频率发生器430耦接至控制电路 410。控制电路410包括控制单元410-A以及电子熔丝410-B。其中，控制单 元410-A耦接至电子熔丝410-B的二端。控制单元410-A可以检测电子熔丝 410-B的状态，并依据电子熔丝410-B的阻值而输出启用信号ES,进而使频 率发生器430依据启用信号ES而决定是否输出频率信号FOUT。控制单元410-A包括第一开关411、第一阻抗412、第二阻抗413、电流 镜像装置414、第二开关417、第三开关418、第四开关419、第五开关420、 第三阻抗421、以及输出装置422。其中，第一开关411、第二开关417、第 三开关418、第四开关419、以及第五开关420皆具有第一端、第二端、以及 控制端。在此实施例中，第一开关411、第二开关417、第三开关418、第四 开关419、以及第五开关420皆采用NM0S来实现，而第一阻抗412以及第二 阻抗413均采用PM0S来实现。此外，第三阻抗421为采用电阻来实现。本领 域技术人员亦可以视其需求，而以电阻、晶体管、或其他技术来实现阻抗412、 413与421。电子熔丝的第一端耦接至编设(program)节点P。第一开关411的漏极 端耦接至编设节点P。电子熔丝410-B的第一端，第一开关411的源极端耦 接接地电压GND。第一开关411的栅极端接收第一控制信号SS,以依据第一 控制信号SS决定是否导通第一开关411。第一阻抗412与第二阻抗413的源 极端耦接至第一电压VCC (在此实施例为1.2伏特)，而第一阻抗412与第二 阻抗413的栅极端耦接至接地电压GND。电流镜像装置414，具有第一端425、第二端426、第三端427、以及第 四端428。其中，电流镜像装置414的第一端425耦接至第一阻抗412的源极端，电流镜像装置414的第二端426耦接至第二阻抗413的源极端，并且 电流镜像装置414的第二端426所流过的电流的值镜像出第一端425所流过 的电流的值，且电流镜像装置414的第二端426输出启用信号ES。在此实施 例中，电流镜像装置414可由NM0S所組成的镜像电路来实现，如由图4中所 示的第一M0S晶体管415以及第二M0S晶体管416组成。其中，第一M0S晶 体管415的漏极端为电流镜像装置414的第一端425，第一 M0S晶体管415 的源极端为电流镜像装置414的第三端427，并且第一 M0S晶体管415的漏 极端耦接至第一MOS晶体管415的栅极端。而第二M0S晶体管416的漏极端 为电流镜像装置414的第二端426,第二M0S晶体管416的源极端为电流镜 像装置414的第四端428，并且第二M0S晶体管416的栅极端耦接至第一晶 体管415的栅极端。第二开关417的漏极端耦接至电流镜像装置414的第三端427 (即第一 M0S晶体管415的源极端)，并且第二开关417的栅极端接收第一控制信号SS, 以依据第一控制信号SS决定是否导通第二开关417。第三开关418的漏极端 耦接至电流镜像装置414的第四端428 (即第二MOS晶体管416的源极端)， 并且第三开关418的栅极端接收第一控制信号SS，以依据第一控制信号SS 决定是否导通第三开关418。第三阻抗421的其中一端耦接第二开关"7的 源极端。第四开关419的漏极端耦接至第三阻抗421的另一端。第四开关4" 的源极端耦接接地电压GND。第四开关419的栅极端接收第一控制信号SS， 以依据第一控制信号SS决定是否导通第四开关"9。第五开关"0的漏极端 耦接至第三开关418的源极端与电子熔丝410-B的另一端，第五开关的 源极端耦接接地电压GND，第五开关420的栅极端接收第二控制信号PS，以 依据第二控制信号PS决定是否导通第五开关420。其中，第二控制信号PS 为第一控制信号SS的反相信号。输出装置422的输入端耦接至电流镜像装置414的第二端426 (即第二 MOS晶体管416的漏极端)，而输出装置422的输出端耦接至频率发生器430。 输出装置422用以接收并增强启用信号ES。在此实施例中，输出装置422可 以用第一反相器423与第二反相器424来实现。其中，第一反相器"3的输 入端为输出装置422的输入端。第二反相器424的输入端耦接至第一反相器 423的输出端，第二反相器424的输出端为输出装置422的输出端。当控制单元410-A在进行检测模式时，可以经由第一控制信号SS的控制， 而^f吏第一开关411、第二开关417、第三开关418、以及第四开关419导通， 并经由第二控制信号PS的控制而使第五开关420截止。此时编设节点P可以 保持浮接。若此时电子熔丝410-B在非编设状态(non-program state),由 于电子熔丝410-B在非编设状态的阻值非常低(例如)，因此在第二阻抗 413与电子熔丝410-B的分压作用下，启用信号ES便呈现出低逻辑电平。若 此时电子熔丝410-B在编设状态(program state),由于电子熔丝410-B在 编设状态的阻值比较高(例如约300Q),因此在第二阻抗413与电子熔丝 410-B的分压作用下，启用信号ES便呈现出高逻辑电平。经由输出装置422 的缓沖，控制电路410便可以将增强后的启用信号ES传送给频率发生器430。当控制单元410-A在进行编设模式时，可以经由第一控制信号SS的控制， 而使第一开关411、第二开关417、第三开关418、以及第四开关419截止， 并经由第二控制信号PS的控制而使第五开关420导通。因此从编设节点P经 由电子炫丝410-B、开关420至接地电压GND之间形成一电流路径。当编设 节点P被提供第二电压(在此实施例约为3. 3伏特)时，大量电流将通过此 电流路径而使电子熔丝410-B的状态被改变为编设状态。因此，控制电路410可以依据电子熔丝410-B的状态而输出具有对应逻 辑电平的启用信号ES。由上述可知，此实施例只需要控制第一控制信号SS 与第二控制信号PS的逻辑状态，即可决定要不要启动频率发生器430。值得一提的是，虽然在本实施例中已经对控制单元410-A的内部电路描 绘出了一个可能的类型，但本领域技术人员可以依据其需求而加以变更，因 此本发明的应用当不限制于此种可能的类型。例如将第一阻抗412与第二阻 抗413改采用电阻，或是将第一开关411、第二开关417、第三开关418、第 四开关419、以及第五开关420改采用PM0S，亦或是将电流镜像装置414改 采用PMOS组成，又或是不在控制单元410-A中采用输出装置422。凡为上述 者，就已经是符合了本发明的精神所在。除了图4所示的实施例类型之外， 图5亦是控制单元的内部电路的另一种可能的类型，如图5所示。图5为依照本发明另一实施例的频率发生装置。请参照图5,该频率发 生装置包括控制电路510与频率发生器530。控制电路510包括控制单元 510-A以及电子熔丝510-B。其中，控制单元510-A耦接至电子熔丝510-B的 二端，而频率发生器530耦接至控制电路510。并且，控制单元510-A依据 电子熔丝510-B的阻值而输出启用信号ES,进而使频率发生器530依据启用 信号ES而决定是否输出频率信号F0UT。控制单元510-A包括第一开关511、阻抗512、第二开关513、第三开关 514、以及输出装置515。其中，第一开关511、第二开关513、以及第三开 关514皆具有第一端、第二端、以及控制端。在此实施例中，第一开关511、 第二开关513、以及第三开关514皆采用NMOS来实现。NMOS的漏极端为第一 开关511、第二开关513、以及第三开关514的第一端。M0S的源极端为第 一开关511、第二开关513、以及第三开关514的第二端。NMOS的栅极端为 第一开关511、第二开关513、以及第三开关514的控制端。而阻抗512为采 用PM0S来实现。PMOS的漏极端与源极端分别为阻抗512的二端。第一开关511的漏极端耦接至编设节点P与电子熔丝510-B的其中一端， 第一开关511的源极端耦接接地电压GND，并且第一开关511的栅极端接收 第一控制信号SS，以依据第一控制信号SS决定是否导通第一开关511。阻抗 512的源极端耦接至第一电压VCC，而阻抗512的栅极端耦接接地电压GND。 第二开关513的漏极端耦接至阻抗512的漏极端，第二开关513的栅极端接 收第一控制信号SS，以依据第一控制信号SS决定是否导通第二开关513,其 中第二开关513的漏极端输出启用信号ES。第三开关"4的漏极端耦接第二 开关513的源极端与电子熔丝510-B的另一端，第三开关514的源极端耦接 接地电压GND，第三开关514的栅极端接收第二控制信号PS，以依据第二控 制信号PS决定是否导通第三开关514。输出装置515的输入端耦接至第二开关513的漏极端，而输出装置515 的输出端耦接至频率发生器530,输出装置515用以接收并增强启用信号ES。 在此实施例中，输出装置515可以用第一反相器516与第二反相器517来实 现。其中，第一反相器516的输入端为输出装置515的输入端。第二反相器 517的输入端耦接至第一反相器516的输出端，第二反相器517的输出端为 输出装置515的输出端。当控制单元510-A在进行检测模式时，可以经由第一控制信号SS的控制， 而使开关511、 513导通，并经由第二控制信号PS的控制而使开关514截止。 此时编设节点P可以保持浮接。若此时电子熔丝510-B在非编设状态 (non-program state),由于电子熔丝510-B在非编设状态的阻值非常低(例 如5D),因此在阻抗512与电子熔丝510-B的分压作用下，启用信号ES便 呈现出低逻辑电平。若此时电子熔丝510-B在编设状态(program state),
由于电子熔丝510-B在编i殳状态的阻^直比4交高(例如约300Q)，因此在阻抗 512与电子熔丝510-B的分压作用下，启用信号ES便呈现出高逻辑电平。经 由输出装置515的緩冲，控制电路510便可以将增强后的启用信号ES传送给 频率发生器530。当控制单元510-A在进行编设模式时，可以经由第 一控制信号SS的控制， 而使开513截止，并经由第二控制信号PS的控制而使开关514导通。因此从 编设节点P经由电子熔丝510-B、开关514至接地电压GND之间形成一电流 路径。当编设节点P被提供第二电压(在此实施例约为3. 3伏特)时，大量 电流将通过此电流路径而使电子熔丝510-B的状态被改变为编设状态。因此，控制电路510可以依据电子熔丝510-B的状态而输出具有对应逻 辑电平的启用信号ES。由上述可知，此实施例如同图4所示的实施例一样， 只需要控制第一控制信号SS与第二控制信号PS的逻辑状态，即可决定要不 要启动频率发生器530。此外，虽然在本实施例中已经对控制单元510-A的内部电路描绘出了一 个可能的类型，但本领域技术人员应知本发明的应用当不限制于此种可能的 类型。例如将阻抗512改采用电阻，或是将第一开关511、第二开关513、以 及第三开关514改采用PMOS,又或是不在控制单元510-A中釆用输出装置 515。凡为上述者，就已经是符合了本发明的精神所在。在图4与图5所示的实施例中，频率发生器430、 530可以是一般的振荡 器，或是如图6所述的频率发生器。图6为使用于本发明一实施例的频率发 生器的电路图。请参照图6,该频率发生器的电路包括与非门601以及反相 器串级电路602。与非门601的其中一输入端接收启用信号ES，与非门601 的输出端耦接反相器串级电路602的输入端。反相器串级电路602的输出端 输出频率信号FOUT,并且反相器串级电路602的输出端亦耦接至与非门601 的另一输入端，以将频率信号FOUT反馈至与非门601。反相器串级电路602包括反相器603、 604、 605、以及606。反相器603 的输入端即为反相器串级电路602的输入端。反相器603的输出端耦接至反 相器604的输入端。反相器604的输出端耦接至反相器605的输入端。反相器605的输出端耦接至反相器606的输入端。反相器606的输出端即为反相 器串级电路602的输出端。此外，由于该频率发生器乃是利用与非门601串 接反相器串级电路602所形成的不稳态电路而造成振荡，因此串接反相器串
级电路602中的反相器的个数必须为偶数个，例如2、 4、 6、或8…等等，才 得以使该频率发生器的电路形成不稳态的状态。请同时参照图4与图6,若不启动频率发生器430时，则可以使电子熔 丝410-B保持在非编设状态，此时控制电路410所输出的启用信号ES将呈现 低逻辑电平。与非门601将受启用信号ES的控制而保持输出高逻辑电平。因 此，反相器串级电路602输出的频率信号FOUT被保持在高逻辑电平，亦即频 率发生器430被禁用。若欲启动频率发生器430时，则可以经由控制信号PS与SS的控制，使 控制电路410进行编设模式而将电子熔丝410-B的状态改变成「编设状态J。 然后，再经由控制信号PS与SS的控制，使控制电路410进行检测模式。控 制电路410在完成检测模式后即可判定电子熔丝410-B的状态。此时控制电 路410所输出的启用信号ES将呈现高逻辑电平。与非门601将受启用信号 ES保持高逻辑电平的影响而等效成反相器。因此，与非门601串接反相器串 级电路602所形成的不稳态电路而造成振荡，亦即频率发生器430被启用。应用于本发明所有实施例中的频率发生器，除了如图6所示的频率发生 器的型式外，也还有其他型式的频率发生器。例如使用英国电机工程师学会 (The Institution of Electrical Engineers,简称IEE)于2005年10月 <分 所发表的电路、元件、与系统会议记录第152巻第5期(Circuits Devices Syst.， Vol. 152, No. 5)，名称为射频应用的低功率CMOS积体电路 (Low-power CMOS integrated circuits for radio frequency application) 的论文中所公开的压控振荡器，如图7所示。或者也可以使用美国电子电机 工程师学会(the Institute of Electrical and Electronic Engineers, 简 称IEEE)于2006年1月所发表的微波理论与技术会议记录第54巻第1期 (Microwave Theory and Techniques, Vol. 54， No. l)中，名称为切换共振 与应用于双频带整体CMOS LC-调谐压控振荡器(Switched Resonators and Their Applications in a Dua卜Band Monolithic CMOS LC-Tuned VCO)的论 文中所公开的双频带压控振荡器，如图8所示。图7即为传统用于射频(Radio Frequency,简称RF)电路的压控振荡器。请参照图7所示，此传统压控振荡 器的控制端VI是用来调整输出频率信号F0UT的频率。控制电路(例如图4 的控制电路410)可以经由启用信号ES而控制开关710。于是，图7的频率 发生器便依据开关710的通断状态而决定是否输出频率信号F0UT。本领域技
术人员可将上述控制电压Vl预先设定为某一固定电平。图8所示为另一种用 于射频电路的双频带压控振荡器。请参照图8所示，此双频带压控振荡器中 的电压Vcontrol、 Vinductor、与Vbias是用来调整输出频率信号FOUT的频 率。控制电路(例如图4的控制电路410)可以经由启用信号ES而控制开关 810。于是，图8的频率发生器便依据开关810的通断状态而决定是否输出频 率信号FOUT。本领域技术人员可将上述控制电压Vcontrol、 Vinductor、与 Vbias预先设定为某一固定电平。此外，应用于本发明所有实施例中的频率发生器，亦可能是相位锁定回 路，例如使用美国电子电机工程师学会于2004年8月所发表的先进系统积体 电路亚太会议记录(Asia-Pacific Conference on Advanced System Integrated Circuit)中，名称为应用于l伏特，1GHz相位锁定回路的CMOS 压控振荡器(A CMOS VCO for IV, 1GHz PLL Appl ications)的i仑文中所7>开 的包含CMOS压控振荡器的相位锁定回路。图9是说明传统相位锁定回路方块 图。请参照图9，此传统相位锁定回路包括相位/频率检测器(Phase/Frequency Detector, PFD )、电荷泵(Charge Pump, CP )、低通滤波器(Low Pass Filter )、 压控振荡器(Voltage Controlled Oscillator, VCO )与分频电路(Frequency Divider, FD )。当分频电路所输出的反馈输入频率FB与参考输入频率FIN的 频率与相位一致时，即表示整个相位回路已经锁定了 (Locked)。在此并不赘 述此传统相位锁定回路的操作过程。控制电路(例如图4的控制电路410) 可以经由启用信号ES而控制开关910。于是，图9的相位锁定回路便依据开 关910的通断状态而决定是否输出频率信号F0UT。本领域技术人员可以依照本发明的精神以及图4与图5所述的实施例的 教示，而采用一个控制电路与2个不同振荡频率的频率发生器配合，以提供 二种频率让使用者选择，如图10所示。图10为依照本发明一实施例的具有 二种频率选择的频率发生装置。图10中的控制电路410与第一频率发生器 430即为图4中的控制电路410与频率发生器430，故在此不再赘述其内部电 路与动作方式。然而，图10与图4的不同处在于，图10额外加入了反相器 1010与第二频率发生器1020。而第二频率发生器1020具有与第一频率发生 器430不同的振荡频率。反相器1010的输入端耦接第一频率发生器430的输 入端，用以接收启用信号ES，并将启用信号ES反相成其反相信号/ES。第二 频率发生器1020的输入端耦接反相器1010的输出端，以接收启用信号ES的
反相信号/ES。如此一来，使用者便可通过控制启用信号ES呈现逻辑l(高电 位)或呈现逻辑O(低电位)的方式，而决定是否通过第一频率发生器430而发 生频率信号F0UT1,或是通过第二频率发生器1020而发生频率信号F0UT2。依照图IO所述的实施例的精神与教示，使用者当然也可以采用多个控制 电路与多个不同频率的频率发生器配合，形成阵列型式的频率发生装置，如 图11所示。图11为依照本发明一实施例的具有N种频率选择的频率发生装 置。图11中的标号1100表示为电子熔丝阵列控制器。电子熔丝阵列控制器1100是由N个控制电路1101-1、 1101-2..... 1101-K所组成。于本实施例中，控制电路1101-1、 1101-2..... 1101-K可以参照图4的控制电路410或图5的控制电路510实施的，而频率发生器1111-1、 1111-2..... llll-L则可参照图6、图7、图8或其他形式的频率发生器实施的。每个频率发生器1111-1、 1111-2..... 1111-L皆耦接至对应的控制电路，以各自接收控制电路1101-1、 1101-2..... 1101-K所输出的启用信号ES1 ESN。故使用者可以依照实际的需要而驱使控制电路1101发生启用信号ES1,使得频率发生器 1111受启用信号ES1启用而输出频率信号F0UT1。或是驱使控制电路1102发 生启用信号ES2,使得频率发生器1112受启用信号ES2启用而输出频率信号 FOUT2。至于图11中的其他的频率发生器的动作，亦如同频率发生器1111与 频率发生器1112—样，在此不再赘述。然而，图11中的控制电路与频率发 生器并非限定于一对一的耦接关系，使用者也可以以图10的实施例中所描述 的方式来运用在图11所述的实施例中。由于图1所示的传统的频率发生装置只具有一个频率发生器101,而频 率发生器101所输出的输出频率Fo是以控制电路102、 103、以及104中的 二极管串两端的电压差来控制。因此，图1所示的传统的频率发生装置所发 生的频率范围并不大。然而，若使用者釆用本发明的控制电路，并且运用多 个控制电路与多个不同频率(例如lGHz、 2GHz、 10MHz)的频率发生器配合, 形成阵列型式的频率发生装置，便可以提供使用者多样的频率选择，并且也 使得本发明的频率发生装置的频率变化范围较图1所示的传统的频率发生装 置的频率变化范围来得广大许多。综上所述，本发明乃是利用控制电路去检测电子熔丝在不同状态下分别 呈现二种阻值(分别为较低阻值与较高阻值，但并不出现阻值无限大的情况)， 用信号或具有高电压电平的启用信号。频率发生器便可以依据启用信号而决 定是否输出频率信号。因此，本发明的频率发生装置可运用电子熔丝来控制频率发生器的启动 与否，并且本发明的频率发生装置及其中的控制电路只需要提供一般的电压 源而不需要额外提供激光提供设备，使得使用者可以更轻易地启动频率发生 器。除此之外，使用者在芯片中使用本发明的频率发生装置的另外一个好处， 是能够缩小芯片的体积，因为电子熔丝的体积较传统的激光熔丝小很多，并 且电子熔丝也不需要像激光熔丝一样必须额外置放激光照射窗。另外，若使 用者采用多个控制电路与多个不同频率的频率发生器配合，而形成阵列型式 的频率发生装置，更可使得本发明的频率发生装置的频率变化范围变得广大。
权利要求
1.一种频率发生装置，包括一控制电路，该控制电路包含一电子熔丝，并且该控制电路依据该电子熔丝的状态而输出一启用信号；以及一频率发生器，耦接至该控制电路，用以接收该启用信号，并依据该启用信号决定是否输出一频率信号。
2. 如权利要求1所述的频率发生装置，其中该控制电路包括 该电子熔丝，其第一端耦接至一编设节点；一第一开关，具有第一端、第二端、以及控制端，该第一开关的第一端 耦接至该电子熔丝的第一端，该第一开关的第二端接地，并且该第一开关的 控制端接收一第一控制信号，以依据该第一控制信号决定是否导通该第一开 关；一第一阻抗，该第一阻抗的第一端耦接至一第一电压； 一第二阻抗，该第二阻抗的第一端耦接至该第一电压； 一电流镜像装置，具有第一端、第二端、第三端、以及第四端，该电流 镜像装置的第 一端耦接至该第 一阻抗的第二端，该电流镜像装置的该第二端 耦接至该第二阻抗的第二端，其中该电流镜像装置依据流过其第 一端与第三 端的电流而决定其第二端与第四端的电流值，且该电流镜像装置的第二端输 出该启用信号；一第二开关，具有第一端、第二端、以及控制端，该第二开关的第一端 耦接至该电流镜像装置的第三端，并且该第二开关的控制端接收该第 一控制 信号，以依据该第一控制信号决定是否导通该第二开关；一第三开关，具有第一端、第二端、以及控制端，该第三开关的第一端 耦接至该电流镜像装置的第四端，该第三开关的第二端耦接至该电子熔丝的 第二端，并且该第三开关的控制端接收该第一控制信号，以依据该第一控制 信号决定是否导通该第三开关；一第四开关，具有第一端、第二端、以及控制端，该第四开关的第一端 耦接至该第二开关的第二端，该第四开关的第二端接地，该第四开关的控制 端接收该第一控制信号，以依据该第一控制信号决定是否导通该第四开关； 以及 一第五开关，具有第一端、第二端、以及控制端，该第五开关的第一端 耦接至该第三开关的第二端，该第五开关的该第二端接地，该第五开关的控 制端接收一第二控制信号，以依据该第二控制信号决定是否导通该第五开关。
3. 如权利要求2所述的频率发生装置，其中该第一阻抗包括一 PM0S晶体 管，并且该PM0S晶体管的二个源/漏极端分别为该第一阻抗的第一端与第二 端，而该PM0S晶体管的栅极端接地。
4. 如权利要求3所述的频率发生装置，其中该第二阻抗包括一 PM0S晶体 管，并且该PM0S晶体管的二个源/漏极端分别为该第二阻抗的第一端与第二 端，而该PM0S晶体管的栅极端接地。
5. 如权利要求2所述的频率发生装置，其中该第一阻抗与该第二阻抗包 括一电阻。
6. 如权利要求2所述的频率发生装置，其中该电流镜像装置包括 一第一M0S晶体管，该第一M0S晶体管的漏极端耦接至该第一MOS晶体管的栅极端，其中该第一M0S晶体管的漏极端为该电流镜像装置的第一端， 而该第一M0S晶体管的源极端为该电流镜像装置的第三端；以及一第二 M0S晶体管，该第二 MOS晶体管的栅极端耦接至该第一 M0S晶体 管的栅极端，其中该第二M0S晶体管的漏极端为该电流镜像装置的第二端， 该第二 M0S晶体管的源极端为该电流镜像装置的第四端。
7. 如权利要求6所述的频率发生装置，其中该第一 M0S晶体管与该第二 M0S晶体管包括NM0S晶体管。
8. 如权利要求2所述的频率发生装置，其中该控制电路还包括一第三阻 抗，该第三阻抗串接于该第二开关的该第二端与该第四开关的该第一端之间。
9. 如权利要求8所述的频率发生装置，其中该第三阻抗包括一电阻。
10. 如权利要求2所述的频率发生装置，其中该控制电路还包括一输出装 置，该输出装置的输入端耦接至该电流镜像装置的该第二端，而该输出装置 的输出端耦接至该频率发生器，该输出装置用以接收并增强该启用信号。
11. 如权利要求10所述的频率发生装置，其中该输出装置包括 一第一反相器，该第一反相器的输入端为该输出装置的输入端；以及 一第二反相器，该第二反相器的输入端耦接至该第 一反相器的输出端，该第二反相器的输出端为该输出装置的输出端。
12. 如权利要求2所述的频率发生装置，其中该第一开关为NM0S晶体管，NM0S晶体管的二个源/漏极端分别为该第一开关的第一端与第二端，而NMOS 晶体管的栅极端为该第 一开关的控制端。
13. 如权利要求2所述的频率发生装置，其中该第二开关为NM0S晶体管， 薩0S晶体管的二个源/漏极端分别为该第二开关的第一端与第二端，而NM0S 晶体管的栅极端为该第二开关的控制端。
14. 如权利要求2所述的频率发生装置，其中该第三开关为NM0S晶体管， NM0S晶体管的二个源/漏极端分别为该第三开关的第一端与第二端，而NMOS 晶体管的栅极端为该第三开关的控制端。
15. 如权利要求2所述的频率发生装置，其中该第四开关为画0S晶体管， 画0S晶体管的二个源/漏极端分别为该第四开关的第一端与第二端，而NM0S 晶体管的栅极端为该第四开关的控制端。
16. 如权利要求2所述的频率发生装置，其中该第五开关为NM0S晶体管， NM0S晶体管的二个源/漏极端分别为该第五开关的第一端与第二端，而画0S 晶体管的栅极端为该第五开关的控制端。
17. 如权利要求1所述的频率发生装置，其中该控制电路包括 该电子熔丝，其第一端耦接至一编设节点；一第一开关，具有第一端、第二端、以及控制端，该第一开关的第一端 耦接至该电子熔丝的第一端，该第一开关的第二端接地，并且该第一开关的 控制端接收一第一控制信号，以依据该第一控制信号决定是否导通该第一开 关；一阻抗，该阻抗的第一端耦接至一第一电压；一第二开关，具有第一端、第二端、以及控制端，该第二开关的第一端 耦接该阻抗的第二端，该第二开关的第二端耦接该电子熔丝的第二端，该第 二开关的控制端接收该第一控制信号，以依据该第一控制信号决定是否导通 该第二开关，其中该第二开关的第一端输出该启用信号；以及一第三开关，具有第一端、第二端、以及控制端，该第三开关的第一端 耦接该第二开关的第二端，该第三开关的第二端接地，该第三开关的控制端 接收一第二控制信号，以依据该第二控制信号决定是否导通该第三开关。
18. 如权利要求17所述的频率发生装置，其中该阻抗包括一PM0S晶体管， 并且该PM0S晶体管的二个源/漏极端分别为该阻抗的第一端与第二端，而该 PM0S晶体管的栅极端接地。
19. 如权利要求17所述的频率发生装置，其中该阻抗包括一电阻。
20. 如权利要求17所述的频率发生装置，其中该第一开关为NMOS晶体管， 画0S晶体管的二个源/漏极端分别为该第一开关的第一端与第二端，而NMOS 晶体管的柵极端为该第 一 开关的控制端。
21. 如权利要求17所述的频率发生装置，其中该第二开关为NMOS晶体管， NMOS晶体管的二个源/漏极端分别为该第二开关的第一端与第二端，而NMOS 晶体管的栅极端为该第二开关的控制端。
22. 如权利要求17所述的频率发生装置，其中该第三开关为NMOS晶体管， 画0S晶体管的二个源/漏极端分别为该第三开关的第一端与第二端，而NM0S 晶体管的栅极端为该第三开关的控制端。
23. 如权利要求17所述的频率发生装置，其中该控制电路还包括一输出 装置，该输出装置的输入端耦接至该电流镜像装置的第二端，而该输出装置 的输出端耦接至该频率发生器，该输出装置用以接收并增强该启用信号。
24. 如权利要求23所述的频率发生装置，其中该输出装置包括 一第一反相器，该第一反相器的输入端为该输出装置的输入端；以及 一第二反相器，该第二反相器的输入端耦接至该第 一反相器的输出端，该第二反相器的输出端为该输出装置的输出端。
25. 如权利要求1所述的频率发生装置，其中该频率发生器包括一振荡器。
26. 如权利要求1所述的频率发生装置，其中该频率发生器包括 一与非门，其第一输入端耦接至该控制电路以接收该启用信号；以及偶数个反相器，该些反相器相互串接而形成一反相器串级电路，其中该 反相器串级电路的输入端耦接至该与非门的输出端，而该反相器串级电路的 输出端耦接至该与非门的第二输入端并且输出该频率信号。
27. —种控制电路，适用于控制至少一频率发生器，该控制电路包括 一电子熔丝，其第一端耦接至一编设节点；以及一控制单元，耦接至该电子熔丝，用以检测该电子熔丝的状态，并且依 据该电子熔丝的状态而输出至少一启用信号，进而使该频率发生器依据该启 用信号而决定是否输出一频率信号。
28. 如权利要求27所述的控制电路，其中该控制单元包括—第一开关，具有第一端、第二端、以及控制端，该第一开关的第一端 耦接至该电子熔丝的第一端，该第一开关的第二端接地，并且该第一开关的 控制端接收一第一控制信号，以依据该第一控制信号决定是否导通该第一开关；一第 一 阻抗，该第 一 阻抗的第 一端耦接至一第 一 电压； 一第二阻抗，该第二阻抗的第一端耦接至该第一电压； 一电流镜像装置，具有第一端、第二端、第三端、以及第四端，该电流 镜像装置的第 一端耦接至该第 一阻抗的第二端，该电流镜像装置的该第二端 耦接至该第二阻抗的第二端，并且该电流镜像装置依据流过其第 一端与第三 端的电流而决定其第二端与第四端的电流值，且该电流镜像装置的该第二端 输出该启用信号；一第二开关，具有第一端、第二端、以及控制端，该第二开关的第一端 耦接至该电流镜像装置的第三端，并且该第二开关的控制端接收该第一控制 信号，以依据该第一控制信号决定是否导通该第二开关；一第三开关，具有第一端、第二端、以及控制端，该第三开关的第一端 耦接至该电流镜像装置的第四端，该第三开关的第二端耦接至该电子熔丝的 第二端，并且该第三开关的控制端接收该第一控制信号，以依据该第一控制信号决定是否导通该第三开关；一第四开关，具有第一端、第二端、以及控制端，该第四开关的第一端 耦接至该第二开关的第二端，该第四开关的第二端接地，该第四开关的控制 端接收该第一控制信号，以依据该第一控制信号决定是否导通该第四开关； 以及一第五开关，具有第一端、第二端、以及控制端，该第五开关的第一端 耦接至该第三开关的第二端，该第五开关的第二端接地，该第五开关的控制 端接收一第二控制信号，以依据该第二控制信号决定是否导通该第五开关。
29. 如权利要求28所述的控制电路，其中该第一阻抗包括一 PM0S晶体管， 并且该PM0S晶体管的二个源/漏极端分别为该第一阻抗的第一端与第二端， 而该PM0S晶体管的栅极端接地。
30. 如权利要求28所述的控制电路，其中该第二阻抗包括一PM0S晶体管， 并且该PM0S晶体管的二个源/漏极端分别为该第二阻抗的第一端与第二端， 而该PM0S晶体管的栅极端接地。
31. 如权利要求28所述的控制电路，其中该第一阻抗与该第二阻抗各自 包括一电阻。
32. 如权利要求28所述的控制电路，其中该电流镜像装置包括—第一 M0S晶体管，该第一 M0S晶体管的第一源/漏极端耦接至该第一 M0S晶体管的栅极端，其中该第一M0S晶体管的第一源/漏极端为该电流镜像 装置的第一端，第一 M0S晶体管的第二源/漏极端为该电流镜像装置的第三 端；以及一第二MOS晶体管，该第二M0S晶体管的栅极端耦接至该第一MOS晶体 管的栅极端，其中该第二M0S晶体管的第一源/漏极端为该电流镜像装置的第 二端，该第二M0S晶体管的第二源/漏极端为该电流镜像装置的第四端。
33. 如权利要求32所述的控制电路，其中该第一MOS晶体管与该第二MOS 晶体管各自包括NM0S晶体管。
34. 如权利要求28所述的控制电路，其中该控制单元还包括一第三阻抗， 该第三阻抗串接于该第二开关的第二端与该第四开关的第一端之间。
35. 如权利要求34所述的控制电路，其中该第三阻抗包括一电阻。
36. 如权利要求28所述的控制电路，其中该控制单元还包括一输出装置， 该输出装置的输入端耦接至该电流镜像装置的第二端，而该输出装置的输出 端耦接至该频率发生器，该输出装置用以接收并增强该启用信号。
37. 如权利要求36所述的控制电路，其中该输出装置包括 一第一反相器，该第一反相器的输入端为该输出装置的输入端；以及 一第二反相器，该第二反相器的输入端耦接至该第 一反相器的输出端，该第二反相器的输出端为该输出装置的输出端。
38. 如权利要求28所述的控制电路，其中该第一开关为NM0S晶体管，此 NM0S晶体管的二个源/漏极端分别为该第一开关的第一端与第二端，而NM0S 晶体管的栅极端为该第 一开关的控制端。
39. 如权利要求28所述的控制电路，其中该第二开关为雨0S晶体管，NM0S 晶体管的二个源/漏极端分别为该第二开关的第一端与第二端，而NM0S晶体 管的棚4及端为该第二开关的控制端。
40. 如权利要求28所述的控制电路，其中该第三开关为NM0S晶体管，服0S 晶体管的二个源/漏极端分别为该第三开关的第一端与第二端，而NM0S晶体 管的栅极端为该第三开关的控制端。
41. 如权利要求28所述的控制电路，其中该第四开关为NM0S晶体管，NM0S 晶体管的二个源/漏极端分别为该第四开关的第一端与第二端，而NM0S晶体 管的栅极端为该第四开关的控制端。
42. 如权利要求28所述的控制电路，其中该第五开关为固0S晶体管，NM0S 晶体管的二个源/漏极端分别为该第五开关的第一端与第二端，而NM0S晶体 管的栅极端为该第五开关的控制端。
43. 如权利要求27所述的控制电路，其中该控制单元包括 一第一开关，具有第一端、第二端、以及控制端，该第一开关的第一端耦接至该电子熔丝的第一端，该第一开关的第二端接地，并且该第一开关的 控制端接收一第一控制信号，以依据该第一控制信号决定是否导通该第一开关；一阻抗，该阻抗的第一端耦接至一第一电压；一第二开关，具有第一端、第二端、以及控制端，该第二开关的第一端 耦接该阻抗的第二端，该第二开关的第二端耦接该电子熔丝的第二端，该第 二开关的控制端接收该第一控制信号，以依据该第一控制信号决定是否导通 该第二开关，其中该第二开关的第一端输出该启用信号；以及一第三开关，具有第一端、第二端、以及控制端，该第三开关的第一端 耦接该第二开关的第二端，该第三开关的第二端接地，该第三开关的控制端 接收一第二控制信号，以依据该第二控制信号决定是否导通该第三开关。
44. 如权利要求43所述的控制电路，其中该阻抗包括一PMOS晶体管，并 且该PM0S晶体管的二个源/漏极端分别为该阻抗的第一端与第二端，而该 PM0S晶体管的栅极端接地。
45. 如权利要求43所述的控制电路，其中该阻抗包括一电阻。
46. 如权利要求43所述的控制电路,其中该第一开关为NMOS晶体管，NM0S 晶体管的二个源/漏极端分别为该第一开关的第一端与第二端，而NM0S晶体 管的栅极端为该第 一开关的控制端。
47. 如权利要求43所述的控制电路，其中该第二开关为NM0S晶体管，固OS 晶体管的二个源/漏极端分别为该第二开关的第一端与第二端，而NM0S晶体 管的栅极端为该第二开关的控制端。
48. 如权利要求43所述的控制电路，其中该第三开关为NM0S晶体管，NM0S 晶体管的二个源/漏极端分别为该第三开关的第一端与第二端，而NM0S晶体 管的栅极端为该第三开关的控制端。
49. 如权利要求43所述的控制电路，其中该控制单元还包括一输出装置， 该输出装置的输入端耦接至该电流镜像装置的该第二端，而该输出装置的输 出端耦接至该频率发生器，该输出装置用以接收并增强该启用信号。
50. 如权利要求49所述的控制电路，其中该输出装置包括 一第一反相器，该第一反相器的输入端为该输出装置的输入端；以及 一第二反相器，该第二反相器的输入端耦接至该第一反相器的输出端，该第二反相器的输出端为该输出装置的输出端。
全文摘要
一种频率发生装置及其中的控制电路，该频率发生装置包括控制电路与频率发生器。其中控制电路包含电子熔丝，并且该控制电路依据电子熔丝的状态而输出启用信号。频率发生器耦接至控制电路，用以接收启用信号，并依据启用信号决定是否输出频率信号。
文档编号H03B5/02GK101132166SQ200610121468
公开日2008年2月27日 申请日期2006年8月24日 优先权日2006年8月24日
发明者廖作祥 申请人:联华电子股份有限公司