专利名称：运算放大器的制作方法
技术领域：
本发明涉及运算放大器，以及更具体地说，涉及具有校正输入偏移的偏移校正功能的运算放大器。
背景技术：
输入偏移电压是运算放大器的一个特征。输入偏移电压是例如负反馈运算放大器的输入电压和输出电压间的差分电压。在理想的运算放大器中，理想地，输入偏移电压为零。为实现运算放大器的理想输入偏移电压，在传统的技术中，是从外部调整输入偏移电压。在日本未审专利公开号No.11-88071中公开了从外部调整输入偏移电压的技术(称为“相关技术1”)。
图5表示相关技术1的偏移电压校正电路100。偏移电压校正电路100包括负反馈运算放大器101，其放大施加到非反相端114的输入电压，并将放大的电压输送到下一级。运算放大器101包括作为差分对的PMOS晶体管102和103和作为电流镜电路的NMOS晶体管108和109。NMOS晶体管118和119通过偏移校正端115和116，分别连接在NMOS晶体管108和109的源极端和地间。将电源电压VDD通过开关120和121，施加到NMOS晶体管118和119的栅极，或将由DAC(数字模拟转换器)生成的控制电压通过开关122和123施加到栅极。
在导通状态下，根据控制电压来改变NMOS晶体管118和119的电阻值(导通电阻值)。即，基于该控制电压，控制NMOS晶体管118和119的栅极电压，以便控制构成电流镜电路的NMOS晶体管108和109间的电流比。偏移电压校正电路100通过应用控制电压，控制电流镜电路中的电流比，以便控制输入偏移电压。
然而，相关技术1的偏移电压校正电路100需要将模拟信号电压用作控制电压。因此，在通过控制器(诸如微型计算机)控制输入偏移电压的情况下，应当通过使用转换器(诸如DAC)，将从微型计算机输出的数字控制信号转换成模拟控制信号。另外，如果微型计算机不包括DAC，应当在运算放大器和微型计算机间增加DAC。
通常，DAC占用非常大的面积。即使外部连接DAC，也需要留出用于DAC的指定衬底面积。因此，在要求DAC系统中，难以小型化设备或降低成本。
发明内容
根据本发明的方面的运算放大器包括控制信号输入端，从外部设备接收数字控制信号；第一和第二晶体管，作为差分放大器电路的差分对；恒流电路，将预定电流提供给差分对；在恒流电路和第一晶体管间提供并生成第一电位差的第一电阻器；以及在恒流电路和第二晶体管间提供并生成第二电位差的第二电阻器，运算放大器根据输入到控制信号输入端的控制信号，改变第一电阻器和第二电阻器间的电阻值比。
另外，根据本发明的另一方面的运算放大器包括控制信号输入端，从外部设备接收数字控制信号；第一和第二晶体管，作为差分放大器电路的差分对；第一电阻器，根据流过第一晶体管的电流量生成第一电位差；以及第二电阻器，根据流过第二晶体管的电流量生成第二电位差，运算放大器根据输入到控制信号输入端的控制信号，改变第一电阻器和第二电阻器间的电阻值比。
根据本发明的运算放大器，可以根据所接收的数字控制信号，改变与作为差分对的第一和第二晶体管的一端(例如发射极端)或其另一端(例如集电极端)相连的电阻器间的电阻值。其中，由于第一和第二晶体管是差分对，如果改变与一端或另一端相连的电阻器的电阻值，在该第一晶体管的一端和该第二晶体管的一端或该第一晶体管的另一端和该第二晶体管的另一端间产生电位差。根据本发明的运算放大器基于电位差，设置第一和第二晶体管的控制端(例如基极端)间的电位差，以便控制输入偏移电压。即，本发明的运算放大器能控制输入偏移电压，而不将数字控制信号转换成模拟信号。
从下述结合附图的详细描述，本发明的上述和其他目的、优点和特征将变得更显而易见，其中图1是根据本发明的第一实施例的运算放大器及其外围电路的框图；图2是第一实施例的运算放大器的电路图；图3是根据本发明的第二实施例的运算放大器的电路图；图4是根据本发明的第三实施例的运算放大器的电路图；以及图5是传统的运算放大器的电路图。
具体实施例方式
现在，将参考示例性实施例描述本发明。本领域的技术人员将意识到使用本发明的教导，能实现许多另外的实施例，以及本发明不限于为示例目的而示例说明的实施例。
第一实施例下面，参考附图，描述本发明的第一实施例。图1是第一实施例的运算放大器10及其外围电路的框图。如图1所示，该实施例的运算放大器10包括两个输入端(输入端VIN+和VIN-)以及一个输出端(输出端VOUT)。接地端GND与第一电位(例如地电位)相连，电源端VCC与第二电位(例如电源PWR)相连。另外，运算放大器10包括控制信号输入端Din1和Din2，用于从外部设备(例如微型计算机11)向其输入用于调整输入端VIN+和VIN-间的电压差的数字控制信号。
电阻器Ri连接在运算放大器10的输入端VIN+和VIN-间。另外，输出端VOUT与输入端VIN-相连。运算放大器10根据数字控制信号，设置输入端VIN+和VIN-间的电压差(在下文中，称为“输入偏移电压”)。基于输入偏移电压和电阻器Ri的电阻值而设置的电流被提供到在电源PWR和电阻器Ri的一端之间连接的LED(发光二极管)。LED根据所提供的电流，改变发光强度。即，运算放大器10积极地利用输入偏移电压。因此，基于控制信号，控制输入偏移电压电平，以便控制提供给LED的电流量以及控制LED的发光强度。
下面，详细地说明运算放大器10。图2是运算放大器10的电路图。如图2所示，运算放大器10具有放大器级12和输出级13。
放大器级12包括控制输入偏移电压的控制单元和接收输入信号的差分对。控制单元包括电流控制电路14、恒流电路以及第一和第二电阻器。
电流控制电路14包括数据缓冲器15、参考时钟缓冲器16、数据同步器17和串行/并行转换器18。数据缓冲器15临时存储从微型计算机11发送的数字数据信号。参考时钟缓冲器16临时存储与数据信号一起传送的参考时钟。数据同步器17与参考时钟同步，将作为串行数据的数据信号发送到串行/并行转换器18。串行/并行转换器18接收从数据同步器17发送的数据信号、以及从PNP晶体管Q12输出的电流，并将其输出与多个恒流电路相连。串行/并行转换器18基于输入数据信号，选择多个所连恒流电流的至少一个，以便将电流提供给被选恒流电路。
其中，从PNP晶体管Q12输出的电流基本上与流过PNP晶体管Q11的电流相同，PNP晶体管Q11和PNP晶体管Q12构成电流镜。流过PNP晶体管Q11的电流基本上与由在PNP晶体管Q11的集电极和接地端GND间连接的电源I生成的电流相同。其中，可以从上文容易地类推，如果改变PNP晶体管Q11和PNP晶体管Q12间的发射极面积比，实质上能改变电流镜的电流比。
多个恒流电路是每一个都包括两个PNP晶体管的电流镜电路。多个恒流电路具有相同的结构。因此，该实施例将由PNP晶体管QM11和QM12组成的恒流电流描述为第一恒流电路。PNP晶体管QM11和QM12的基极端连接在一起，PNP晶体管的发射极端与电源端VCC相连。PNP晶体管QM11具有与PNP晶体管QM11的基极端相连的集电极端。另外，PNP晶体管QM11的集电极端与电流控制电路14相连。另一方面，PNP晶体管QM12的集电极端与节点V1相连。
第一和第二电阻器串联连接在作为差分对的PNP晶体管Q1和Q2的发射极端间。通过结合例如多个串联连接的电阻器(图2的电阻器RE1至RE4)，获得第一和第二电阻器。在该实施例中，电阻器RE1和RE2间的节点(节点V1)与包括PNP晶体管QM12的恒流电路相连，电阻器RE2和RE3间的节点(节点V2)与包括PNP晶体管QM22的恒流电路相连，电阻器RE3和RE4间的节点(节点V3)与包括PNP晶体管QM32的恒流电路相连，以及电阻器RE4和NPN晶体管Q2的发射极端间的节点(节点V4)与包括PNP晶体管QM42的恒流电路相连。
在多个电阻器中，在电流控制电路14与提供电流的恒流电路相连的节点、和PNP晶体管Q1之间连接的电阻器被用作第一电阻器。在与恒流电路相连的节点、和PNP晶体管Q2之间的电阻器被用作第二电阻器。例如，如果电流控制电路14将电流提供给PNP晶体管QM31，则电阻器RE1至RE3用作第一电阻器，电阻器RE4用作第二电阻器。随便提一下，如果电流控制电路14将电流提供给PNP晶体管QM41，则电阻器RE1至RE4用作第一电阻器，第二电阻器具有基本上为0Ω的电阻值。该电阻器RE1至RE4可根据规格来适当地设置。在本实施例中，假定R表示参考电阻值，电阻器RE1至RE4的电阻值比表示如下RE1∶RE2∶RE3∶RE4＝8R∶4R∶2R∶R。
差分对包括第一和第二晶体管(例如，PNP晶体管Q1和Q2)。PNP晶体管Q1和Q2分别具有控制端(例如，基极端)，一个端子(例如发射极端)以及另一端子(例如集电极端)。PNP晶体管Q1的基极端与输入端VIN+相连，并且基于发射极端和基极端间的电位差来控制从发射极端流入集电极端的电流。PNP晶体管Q2的基极端与输入端VIN-相连，并且基于发射极端和基极端间的电位差来控制从发射极端流入集电极端的电流。
电阻器R1和R2分别连接在PNP晶体管Q1和Q2的集电极端和接地端间。PNP晶体管Q1的集电极端和电阻器R1间的节点是放大器级12的第一输出端。另外，PNP晶体管Q2的集电极端和电阻器R2间的节点是放大器级12的第二输出端。随便提一下，在该实施例中，电阻器R1和R2的电阻值基本上相同。
输出级13基于放大器级12的输出，输出电阻器Q3。输出电阻器Q3的发射极端与接地端GND相连，其集电极端与输出端VOUT相连。另外，通过电阻器R4，为输出晶体管Q3的基极端提供电流。根据提供给基极端的电流量，输出晶体管Q3将电流从集电极端提供到发射极端。基于输入端VIN+和VIN-间的电位差与电阻器Ri的电阻值，确定电流。另外，连接在输出晶体管Q3的集电极端和电阻器R4的一端间的电容器C1和电阻器R5执行相位补偿。
提供给输出晶体管Q3的基极端的电流是根据基于放大器级12的第一和第二输出端的电压值而生成并从PNP晶体管Q8提供的电流、与流向NPN晶体管Q5的电流之间的差值来改变的。
通过由NPN晶体管Q6和Q4组成的电流镜电路和由PNP晶体管Q7和Q8组成的电流镜电路，生成从PNP晶体管Q8提供的电流。在NPN晶体管Q6中，在发射极端和接地端GND间提供电阻器R3，以及基极端和集电极端彼此相连。通过电流源I生成的电流从由PNP晶体管Q11和Q13组成的电流镜电路，提供给NPN晶体管Q6的集电极端。NPN晶体管Q4的发射极端与放大器级12的第一输出端相连，以及将基于第一输出端的电压和流过NPN晶体管Q6的电流确定的电流从集电极端提供给发射极端。
在PNP晶体管Q7中，使集电极端和基极端相连，并使该集电极端和NPN晶体管Q4的集电极端相连。因此，基本上与从NPN晶体管Q4的集电极端流向发射极端的电流相同的电流从PNP晶体管Q8的发射极端流向集电极端。在该例子中，由PNP晶体管Q9和Q10组成的电流镜电路连接在由PNP晶体管Q7和Q8组成的电流镜电路和电源端VCC间。由PNP晶体管Q9和Q10组成的电流镜电路降低由PNP晶体管Q7和Q8组成的电流镜电路的厄利效应，并调整基极电流。
另一方面，NPN晶体管Q5和Q6构成电流镜电路，以及NPN晶体管Q5的发射极端与放大器级12的第二输出端相连。NPN晶体管Q5基于第二输出端的电位，控制流向NPN晶体管Q6的电流量以及从集电极端流向发射极端的电流量。
接着，描述第一实施例的运算放大器10的操作。其中，举例采用将电流从节点V3提供给差分对的情形。在该情形中，首先，微型计算机11将数字控制信号发送到运算放大器10。基于该控制信号，电流控制电路14将电流提供给PNP晶体管QM31。因此，差分对基于从节点V3提供的电流操作。此时，没有电流被提供给除了由PNP晶体管QM31和QM32组成的恒流电路之外的所有恒流电路。
由于从节点V3提供电流，所以节点V3用作PNP晶体管Q1和Q2间的共同节点。在该实施例中，PNP晶体管Q1和Q2操作以便以稳定的方式，将基本上相同的电流从PNP晶体管Q1和Q2的发射极端流入集电极端。即，PNP晶体管Q1和Q2在发射极端和基极端间具有基本上相同的电位差。假定I表示流过节点V3的电流，从节点V3流入PNP晶体管Q1的发射极端的电流量为I/2，以及从节点V3流入PNP晶体管Q2的发射极端的电流量为I/2。
另外，电阻器RE1至RE3串联连接在公共节点和NPN晶体管Q1间。电阻器RE1至RE3例如充当第一电阻器。即，在该例子中，在第一电阻器上生成电压I/2×(8R+4R+2R)。另一方面，电阻器RE4串联连接在公共节点和NPN晶体管Q2间。电阻器RE4例如充当第二电阻器。即，在该例子中，在第二电阻器上生成电压I/2×R。
通过上述操作，在PNP晶体管Q1的发射极端和PNP晶体管Q2的发射极端间的电位差变为“I/2×(8R+4R+2R)-I/2×R＝I/2×13R”。其中，PNP晶体管Q1和Q2在发射极端和基极端间具有基本上相同的电位差。因此，输入端VIN+和VIN-间的电位差等于I/2×13R。随便提一下，在上述描述中，R表示参考电阻值，例如，2R表示参考电阻值的两倍的电阻值。
即，本实施例的控制单元基于第一电阻器和第二电阻器间的电阻值差和提供给差分对的电流，控制输入偏移电压。在上述描述中，将电流从节点V3提供给差分对。例如，在将电流从节点V2提供给差分对的情况下，第一电阻器(电阻器RE1和RE2)与第二电阻器(RE3和RE4)间的电阻值差表示如下(8R+4R)-(2R+R)＝9R。随便提一下，如果将电流从节点V2提供给差分对，输入偏移电压为I/2×9R。
如从上述描述中理解到，第一实施例的运算放大器基于从在运算放大器外提供的微型计算机发送的数字控制信号，将电流提供给多个恒流电路的任何一个。改变在作为差分对的两个电阻器间串联连接的第一和第二电阻器间的电阻值比，从而控制输入偏移电压。即，根据第一实施例的运算放大器电路能在不将数字控制信号转换成模拟信号的情况下控制输入偏移电压。因此，可以不使用在传统方案中不可缺少的DAC，并可小型化系统结构以及降低成本。
第二实施例图3是根据本发明的第二实施例的运算放大器20的电路图。在第一实施例的运算放大器10中，改变在将电流提供给差分对的节点、和两个晶体管之间连接的电阻器间的电阻值比，以便控制输入偏移电压。相反，第二实施例的运算放大器20改变在构成差分对的2个晶体管中的一个的端子(例如集电极端)和接地端GND之间连接的电阻器间的电阻值比，以便控制输入偏移电压。其中，用相同的参考数字表示第一和第二实施例中相同的部件，以及省略其描述。
如图3所示，第二实施例的运算放大器20包括放大器级21和输入端13。其中，输出级13与第一实施例中相同，因此省略了描述。放大器级21包括控制单元和差分对。
控制单元包括电流控制电路14、多个恒流电路、多个开关电路、第一和第二电阻器。其中，电流控制电路14和多个恒流电路的构成与第一实施例相同，因此省略其描述。另外，第二实施例的第一电阻器的一端与PNP晶体管Q1的集电极端相连。第一电阻器的另一端与接地端GND相连。另一方面，第二电阻器的一端与PNP晶体管Q2的集电极端相连。
第二电阻器的另一端与接地端GND相连。在该实施例中，第一电阻器包括串联连接的电阻器R1、RC1和RC3。其中，用节点VC1表示电阻器R1和RC1间的节点，以及用节点VC3表示电阻器RC1和RC3间的节点。同时，第二电阻器包括串联连接的电阻器R21、R22、RC2和RC4。其中，电阻器R22和RC2间的节点用节点VC2表示，以及电阻器RC2和RC4间的节点用节点VC4表示。
多个开关电路连接在恒流电路和第一或第二电阻器间。通过例子，在下文中描述连接在第一和第二电阻器和四个恒流电路间的第一至第四开关电路。
首先，描述连接在第一恒流电路和第一电阻器间的第一开关电路。第一开关电路包括电阻器RS1和NPN晶体管QS1。电阻器RS1连接在第一恒流电路的PNP晶体管QM12的集电极和接地端GND间。另外，PNP晶体管QM12的集电极端和电阻器R1间的节点与NPN晶体管QS1的基极端相连。NPN晶体管QS1的发射极端与接地端GND相连，以及其集电极端与节点VC1相连。
接着，描述第二至第四开关电路。第二至第四开关电路包括与第一开关电路类似的电阻器和NPN晶体管。在该例子中，第二开关电路的NPN晶体管QS2的集电极端与节点VC2相连，以及第三开关电路的NPN晶体管QS3的集电极端与节点VC3相连，以及第四开关电路的NPN晶体管QS4的集电极端与节点VC4相连。
接着，描述第二实施例的运算放大器的操作。将基于控制信号，将电流提供给PNP晶体管QM31的情形作为操作例子。首先，如果从控制信号输入端Din1和Din2输入数字控制信号，则基于该控制信号，将电流提供给PNP晶体管QM31，以便流过PNP晶体管QM32。基于从PNP晶体管QM32流出的电流，在电阻器RS3两端生成电压。根据该电压，接通NPN晶体管QS3。此时，NPN晶体管QS3的集电极端和发射极端间的电位差约为0V(更具体地说，为约0.1V)。
因此，在第一电阻器中，电阻器R1和RC1变为有效，并且在第二电阻器中，电阻器R21、R22、RC2和RC4变为有效。其中，如果相同电流流过作为差分对的PNP晶体管Q1和Q2，第一电阻器的电阻值不同于第二电阻器。因此，PNP晶体管Q1的集电极端和PNP晶体管Q2的集电极端间的电位差产生。将该电位差传送到处于后一级的输出级13。输出级13根据电位差操作，导致输入端VIN+和VIN-间的电位差变为PNP晶体管Q1的集电极端和PNP晶体管Q2的集电极端间的电位差。即，PNP晶体管Q1的集电极端和PNP晶体管Q2的集电极端间的电位差对应于输入偏移电压。
如从上述描述理解到，第二实施例的运算放大器基于从在运算放大器外提供的微型计算机发送的数字控制信号，将电流提供给多个恒流电路的任何一个。因此，改变在构成差分对的两个晶体管的集电极端和接地端之间串联连接的第一和第二电阻器间的电阻值比，以便改变将传送到输出级的电位差，并控制输入偏移。即，在第二实施例的运算放大器电路中，与第一实施例的运算放大器类似，在不将数字控制信号改变成模拟信号的情况下，控制输入偏移电压。
第三实施例图4是根据本发明的第三实施例的运算放大器30的电路图。第三实施例的运算放大器30操作为2-输入(输入端VIN+和VIN-)/2-输出(输出端VOUT+，VOUT-)运算放大器。随便提一下，在该实施例中，输入端 VIN+和VIN-以及输出端VOUY+和VOUT-不连接任何端。
与第一实施例类似，第三实施例的运算放大器30基于从在放大器外提供的微型计算机11发送的数字控制信号，控制输入偏移电压。接着，描述运算放大器30的内部电路。
通过将第一实施例的运算放大器10的放大器级12的第一和第二输出端与外部连接端(例如输出端VOUT+和VOUT-)相连，完成运算放大器30。其中，在该实施例中，第一输出端与输出端VOUT+相连，以及第二输出端与输出端VOUT-相连。
即，与第一实施例类似，第三实施例的运算放大器30能基于数字控制信号，调整输入偏移电压，并可以作为2输入/2输出的运算放大器来工作。
随便提一下，上述实施例描述包括第一和第二电阻器的控制单元。然而，作为另一实施例，可以使用不包括第一和第二电阻器的控制单元。另外，在上述实施例中，将串行数据用作控制信号，但也能基于并行数据来单独地控制多个恒流电路。如果将并行数据用作控制信号，尽管增加控制信号输入端的数量，但能省略串/并行转换器等等，因此，也能小型化电路。
很显然，本发明不限于上述实施例，在不背离本发明的范围和精神的情况下，可以改进和修改。
权利要求
1.一种运算放大器，包括从外部设备接收数字控制信号的控制信号输入端；作为差分放大器电路的差分对的第一和第二晶体管；将预定电流提供给所述差分对的恒流电路；在所述恒流电路和所述第一晶体管间提供的、并生成第一电位差的第一电阻器；以及在所述恒流电路和所述第二晶体管间提供、并生成第二电位差的第二电阻器，所述运算放大器根据输入到所述控制信号输入端的控制信号，改变所述第一电阻器和第二电阻器间的电阻值比。
2.如权利要求1所述的运算放大器，其中，所述第一电阻器和第二电阻器串联连接在所述第一和第二晶体管间，以及所述第一电阻器是在将电流提供给所述差分对的恒流电路和所述第一晶体管之间连接的电阻器，所述第二电阻器是在所述恒流电路和所述第二晶体管间连接的电阻器。
3.如权利要求1所述的运算放大器，其中，所述恒流电路包括多个恒流电路，并且所述第一和第二电阻器包括多个电阻器，将所述多个恒流电路分别连接到将所述多个电阻器划分成预定电阻比的节点，以及所述多个恒流电路的至少一个基于所述控制信号，将预定电流提供给所述差分对。
4.如权利要求1所述的运算放大器，其中，根据从所述恒流电路输出的电流值以及所述第一电阻器和第二电阻器的电阻值，在所述第一电阻器和所述第二电阻器两端生成所述第一和第二电位差。
5.如权利要求1所述的运算放大器，其中，所述运算放大器根据作为串行数据来发送的所述控制信号，改变所述第一电阻器和所述第二电阻器间的电阻值比。
6.如权利要求1所述的运算放大器，其中，所述运算放大器根据作为并行数据来发送的所述控制信号，改变所述第一电阻器和所述第二电阻器间的电阻值比。
7.一种运算放大器，包括从外部设备接收数字控制信号的控制信号输入端；作为差分放大器电路的差分对的第一和第二晶体管；第一电阻器，根据流过所述第一晶体管的电流量生成第一电位差；以及第二电阻器，根据流过所述第二晶体管的电流量生成第二电位差，所述运算放大器根据输入到所述控制信号输入端的控制信号，改变所述第一电阻器和所述第二电阻器间的电阻值比。
8.如权利要求7所述的运算放大器，其中，所述第一电阻器包括在所述第一晶体管和所述第一电位间串联连接的电阻器，以及所述第二电阻器包括在所述第二晶体管和所述第一电位间串联连接的电阻器。
9.如权利要求7所述的运算放大器，进一步包括多个开关电路，其被连接到按预定电阻比将电阻器划分成所述第一电阻器和所述第二电阻器的节点，其中，基于控制信号来接通/断开所述多个开关电路，以便改变所述第一电阻器和所述第二电阻器间的电阻值比。
10.一种运算放大器，包括作为差分放大器电路的差分对的第一和第二晶体管；以及连接在所述第一晶体管的一端和所述第二晶体管的一端间的控制单元，所述第一晶体管的所述一端的电位设置为第一电位，所述第二晶体管的所述一端的电位设置为第二电位。
11.如权利要求10所述的运算放大器，其中，所述控制单元包括在所述第一晶体管的所述一端和所述第二晶体管的所述一端间连接的多个电阻器，以及将电流提供给所述第一和第二晶体管的恒流电路，以及所述恒流电路根据控制信号，将电流从按预定电阻比将电阻器划分成多个电阻器的节点提供给所述差分对。
12.如权利要求11所述的运算放大器，其中，基于在与所述恒流电路相连的节点和所述第一晶体管的所述一端之间连接的所述第一晶体管的电阻值和流过所述第一晶体管的电流，设置所述第一电位。
13.如权利要求10所述的运算放大器，其中，所述控制单元包括与所述第一晶体管的所述一端相连的第一电阻器、与所述第二晶体管的所述一端相连的第二电阻器、以及连接到按预定电阻比将电阻器划分成所述第一电阻器和所述第二电阻器的节点的多个开关电路，根据控制信号来接通/断开所述多个开关电路，以便改变所述第一电阻器和所述第二电阻器间的电阻值比。
14.如权利要求13所述的运算放大器，其中基于所述第一电阻器的电阻值和流过所述第一晶体管的电流，设置所述第一电位，并基于所述第二电阻器的电阻值和流过所述第二晶体管的电流，设置所述第二电位。
全文摘要
根据本发明的实施例的运算放大器包括控制信号输入端，从外部设备接收数字控制信号；第一和第二晶体管，作为差分放大器电路的差分对；恒流电路，将预定电流提供给差分对；在恒流电路和第一晶体管间提供并生成第一电位差的第一电阻器；以及在恒流电路和第二晶体管间提供并生成第二电位差的第二电阻器，运算放大器根据输入到控制信号输入端的控制信号，改变第一电阻器和第二电阻器间的电阻值比。
文档编号H03F3/45GK101026359SQ20071000581
公开日2007年8月29日 申请日期2007年2月25日 优先权日2006年2月22日
发明者町田英典 申请人:恩益禧电子股份有限公司