专利名称：改善低电压输出的比较器电路架构的制作方法
技术领域：
本发明涉及一种改善低电压输出的比较器电路架构，尤其涉及一种改善 传统比较器电路遇到电源电压过低时，其内部节点处于非稳态状态，而使得 其输出为不可预测信号，本发明可通过加入电容使得比较器在电源电压过低 时，仍可输出固定电位，以避免因输出不可预测信号造成应用电路错误，以 维持电路整体稳定度。
背景技术：
公知的比较器通常由偏压电路、输入差动级与输出级组成，当电源电压
初始值由ov开始爬升后，此时在比较器前端的偏压电路未能正常工作，进
而造成该比较器也无法正常工作，致使比较器的输出电压呈现不可预知信号
(Unknown)状态，当应用电路需使用比较器的输出状态来做设定判别时， 即造成该状态无法确定。而需要等到电源电压高于偏压电路的最低工作电压 后，比较器才会较为稳定并具有正确的电压输出。
发明内容
基于解决以上所述现有技术的缺陷，本发明为一种改善低电压输出的比 较器电路架构，主要目的为改善传统比较器电路遇到电源电压过低时，其内 部节点处于非稳态状态，而使得其输出为不可预测信号，本实施方式可通过 加入电容使得比较器在电源电压过低时，仍可输出固定电位，以避免因输出 不可预测信号造成应用电路错误，以维持电路整体稳定度。
本发明提出一种改善低电压输出的比较器电路架构，包括偏压电路、差 动对级电路与输出级电路，其中在比较器输入差动对级电路与输出级电路之 间，增设两个连接至电源电压的电容。
上述改善低电压输出的比较器电路架构中，该输出级电路还可包括P型 互补式金属氧化物半导体场效应晶体管及N型互补式金属氧化物半导体场效应晶体管。
本发明还提出一种改善低电压输出的比较器电路架构，包括偏压电路、 差动对级电路与输出级电路，其中在比较器输入差动对级电路与输出级电路 之间，增设两个连接至接地的电容。
上述改善低电压输出的比较器电路架构中，该输出级电路还可包括P型 互补式金属氧化物半导体场效应晶体管及N型互补式金属氧化物半导体场效 应晶体管。
本发明还提出一种比较器电路的动作步骤，其在比较器输入差动对级电 路与输出级电路之间，增设两个连接至电源电压或接地的电容，其输出状态 包括不可预知信号状态、指定电压及正常工作状态，该电源电压由零电位爬 升或由高电位下降，其包括以下步骤步骤a，开始；步骤b，判断电压电源 是否大于输出级电路电压，若判断结果为是，执行步骤d;若判断结果为否， 执行步骤C;步骤C，比较器输出不可预知信号状态；步骤d，判断电压电源 是否大于偏压电路最低工作电压，若判断结果为是，执行步骤f;若判断结 果为否，执行步骤e;步骤e，比较器输出维持于指定电位；步骤f，比较器 输出为正常工作状态；以及步骤g，结束。
上述比较器电路的动作步骤中，该输出级电路还可包含p型互补式金属
氧化物半导体场效应晶体管及N型互补式金属氧化物半导体场效应晶体管。 上述比较器电路的动作步骤中，该步骤b的输出级电路电压可以是N型
互补式金属氧化物半导体场效应晶体管的导通电压。
本发明所提出的崭新电路架构，可使得比较器在电源电压未达到偏压电
路的最低工作电压时，仍能输出指定的电压电平。
以下通过附图、附图标记说明及具体实施方式
的详细描述，进一步更深
入地说明本发明。
图1为本发明改善低电压输出的比较器第一电路实施架构图2为图1的电源电压大于输出级电路但小于偏压电路的动作示意图3为图1的电源电压大于偏压电路的动作示意图4为本发明改善低电压输出的比较器电路的动作流程图；图5为本发明改善低电压输出的比较器第二电路实施架构图。
其中，附图标记说明如下
Cl 第一电容
C2 第二电容
Vl 第一电压 V2 第二电压
VDD 电源电压
Vss 接地电压
1 偏压电路
2 差动对级电路
3 输出级电路
31 P型互补式金属氧化物半导体场效应晶体管 32~N型互补式金属氧化物半导体场效应晶体管
41 开始
42 判断电压电源是否大于输出级电路电压
43 比较器输出不可预知信号状态
44~判断电压电源是否大于偏压电路最低工作电压
45~比较器输出维持于指定电位
46 比较器输出为正常工作状态
47~结束
具体实施例方式
现配合下列
本发明的详细结构及其连接关系。 为使得比较器在电源电压未达到比较器偏压电路的最低工作电压时，仍 能输出应有的电压电平，本发明在比较器输入差动对级电路与输出级电路之
间，增设两个连接至电源电压VDD或接地电压Vss的电容，通过该两个电容 的充放电机制，使得电源电压即使未达到偏压电路最低工作电压时，该比较 器仍可输出应有的电压电平，当电源电压高于偏压电路的最低工作电压后， 通过该两个电容的充放电动作，即可使得比较器输出正确的电压电平。
请参阅图l所示，此图为本发明改善低电压输出的比较器第一电路实施架构图，图中示出本实施的比较器的架构包括偏压电路(BIAS)、差动
对级电路 (DIFF. PAIR STAGE)、输出级电路 (OUTPUT STAGE)与两 个接至电源电压(VDD)的第一电容C1、第二电容C2。
请参阅图2所示，此图为图1中的电源电压大于输出级电路但小于偏压 电路的动作示意图，电源电压Vdd当初始吋由0V开始爬升，在电源电压VDD 小于输出级电路电压Vtn时，因所有互补式金属氧化物半导体场效应晶体管
(MOSFET)都仍未导通，故此时比较器输出呈现不可预知信号状态。当VDD 大于输出级电路电压Vtn，但仍小于偏压电路最低可工作电压时，该偏压电 路仍无法提供正常工作偏压，使得比较器无法正常工作。但由于VDD自0V 爬升，且第一电压VI与第二电压V2通过第一电容CI与第二电容C2所产 生的电容偶合效应，将使其电位随着Vdd爬升，此时第二电容C2因缺少放 电路径，而使得第二电压V2维持在VDD电压；然而第一电容CI可通过暂时 性的偶合电位，而造成输出级的N型互补式金属氧化物半导体场效应晶体管
(N-MOSFET)导通，使得原不可预知信号的状态得以放电至Vss，并使得 比较器的输出维持于指定电位(该指定电位指的是0或1的输出电位，在比 较器输出级加入反向器可自由决定输出电位，但必须配置输入差动对与输出 的极性)。
请参阅图3所示，此图为图1的电源电压大于偏压电路的动作示意图，
当VDD大于偏压电路的最低可以工作电压后，比较器开始工作因而产生充、
放电路径，此时可将第一电压V1与第二电压V2放电至正常工作电压，而比 较器也能进入正常工作状态。
前述图2、图3在反向动作时，意味着该电源电压VDD处于电压下降阶
段，当VDD大于偏压电路的最低可以工作电压时，比较器处于工作状态，第
一电压VI与第二电压V2的电压值为正常工作电压。当VDD持续下降且小 于偏压电路的最低工作电压，但仍大于输出级电路电压Vtn时，因偏压电路 已无法提供偏压，而使得比较器无法正常工作，此时第二电容C2缺少放电
至接地电压Vss的路径，而第二电压V2因电容偶合效应，使得其电位与VDD
保持固定电压差，并随着Vdd下降，而使得输出级的P型互补式金属氧化物 半导体场效应晶体管(P-MOSFET)维持关闭状态；另外第一电容C1则可通 过输出级N型互补式金属氧化物半导体场效应晶体管使得第一电压VI电位放电至接地电压Vss，造成比较器的输出维持在指定电位，如前述图2所示。 若VDD继续下降至比Vto更低，此时输出级的N型互补式金属氧化物半导体 场效应晶体管即因电压过低而无法工作，使得比较器输出则呈现不可预知信 号状态。但此时其他逻辑电路也因电压过低而无法工作，因此可确保系统的 正常。
请参阅图4所示，此图为本发明改善低电压输出的比较器电路的动作流 程图，整理图2、图3的动作原理，且该电源电压由零电位爬升或由高电位 下降，便可得以下执行步骤
步骤41,开始；
步骤42，判断电压电源是否大于输出级电路电压(该输出级电路电压指 的是N型互补式金属氧化物半导体场效应晶体管的导通电压)，若判断结果
为是，执行步骤44;若判断结果为否，执行步骤43; 步骤43，比较器输出不可预知信号状态；
步骤44，判断电压电源是否大于偏压电路最低工作电压，若判断结果为 是，执行步骤46;若判断结果为否，执行步骤45; 步骤45，比较器输出维持于指定电位； 步骤46，比较器输出为正常工作状态；以及 步骤47，结束。
请参阅图5所示，此图为本发明改善低电压输出的比较器第二电路实施 架构图，与图1相较，可发现比较器整体的差异之处在于第一电容Cl与第 二电容均接至接地电压Vss处，利用此一架构也可达到与图1相同的功能， 故也在本发明所保护的范围内。
综上所述，本发明的结构特征及各实施例均己详细公开。 然而以上所述仅为本发明的优选实施例而已，当不能以此限定本发明所 实施的范围，即凡是依本发明所作的等同变化与修改，均应仍属于本发明涵 盖的范围内。
8
权利要求
1.一种改善低电压输出的比较器电路架构，包括偏压电路、差动对级电路与输出级电路，其特征在于在比较器输入差动对级电路与输出级电路之间，增设两个连接至电源电压的电容。
2. 如权利要求1所述的改善低电压输出的比较器电路架构，其中该输出 级电路还包括P型互补式金属氧化物半导体场效应晶体管及N型互补式金属 氧化物半导体场效应晶体管。
3. —种改善低电压输出的比较器电路架构，包括偏压电路、差动对级电 路与输出级电路，其特征在于在比较器输入差动对级电路与输出级电路之 间，增设两个连接至接地的电容。
4. 如权利要求3所述的改善低电压输出的比较器电路架构，其中该输出级电路还包括P型互补式金属氧化物半导体场效应晶体管及N型互补式金属氧化物半导体场效应晶体管。
5. —种比较器电路的动作步骤，其在比较器输入差动对级电路与输出级电路之间，增设两个连接至电源电压或接地的电容，其输出状态包括不可预 知信号状态、指定电压及正常工作状态，该电源电压由零电位爬升或由高电位下降，其包括以下步骤 步骤a，开始；步骤b，判断电压电源是否大于输出级电路电压，若判断结果为是，执行步骤d;若判断结果为否，执行步骤C;步骤C，比较器输出不可预知信号状态；步骤d，判断电压电源是否大于偏压电路最低工作电压，若判断结果为 是，执行步骤f;若判断结果为否，执行步骤e; 步骤e，比较器输出维持于指定电位； 步骤f，比较器输出为正常工作状态；以及 步骤g，结束。
6. 如权利要求5所述的比较器电路的动作步骤，其中该输出级电路还包 含P型互补式金属氧化物半导体场效应晶体管及N型互补式金属氧化物半导 体场效应晶体管。
7.如权利要求5所述的比较器电路的动作步骤，其中该步骤b的输出级电路电压是N型互补式金属氧化物半导体场效应晶体管的导通电压。
全文摘要
本发明为一种改善低电压输出的比较器电路架构，其包括偏压电路、差动对级电路与输出级电路，其特征在于在比较器输入差动对级电路与输出级电路之间，增设两个连接至电源电压或接地的电容。本发明可使得比较器在电源电压未达到偏压电路的最低工作电压时，仍能输出指定的电压电平。
文档编号H03K5/22GK101540598SQ20081008733
公开日2009年9月23日 申请日期2008年3月21日 优先权日2008年3月21日
发明者叶茂祥 申请人:盛群半导体股份有限公司