专利名称：一种低抖动时钟的产生方法和装置的制作方法
技术领域：
本发明涉及通信领域中低速时钟的恢复技术，尤其涉及一种低抖动时钟的产生方
法和装置。
背景技术：
目前，在同步数字系列(SDH)光端机的支路时钟恢复过程中，或端到端伪线仿真 的应用中，都需要恢复出El或T1的时钟，通常的做法是对高速时钟执行分频操作从而得 到低速时钟，然而，在实际应用过程中，高速时钟不可能总为低速时钟的整数倍，因此需不 断微调低速时钟的速率。由于低速时钟是由高速时钟分频得到的，因此低速时钟相邻周期 间可能相差至少一个高速时钟的周期，也就是说，低速时钟相邻周期间的抖动至少为一个 高速时钟的周期。但是低速时钟的抖动不是我们所需要的，即抖动越小越好。
现有技术中，减小抖动的方法如下1)提高高速时钟的频率，高速时钟频率的提 高则相应减小了高速时钟的周期，因而相应减小了低速时钟的抖动；2)在恢复所得的低速 时钟后面增加一个模拟锁相环，可用来消除抖动。上述两种方法虽然达到了减小抖动的目 的，但均存在自身缺陷方法1)由于现有器件功能的限制，高速时钟的频率不可能无限增 加，也就是说，要大幅提高高速时钟的频率有难度，而且提高高速时钟的频率会大量增加功 耗，也增加了器件的成本；方法2)在恢复所得的低速时钟后面增加模拟锁相环，同样增加 了器件成本。
发明内容
有鉴于此，本发明的主要目的在于提供一种低抖动时钟的产生方法和装置，可减
小低速时钟的抖动，实现方法简便，且节约器件成本。 为达到上述目的，本发明的技术方案是这样实现的 本发明提供了一种低抖动时钟的产生方法，该方法包括 在每个低速时钟周期内插入时间延时来微调高速时钟，之后对调整过的高速时钟 执行分频操作得到所需的低速时钟。 其中，所述在每个低速时钟周期内插入时间延时来微调高速时钟，之后对调整过 的高速时钟执行分频操作得到所需的低速时钟的操作，具体为 选择进行时间延时操作对应的时间延时At，根据实际需要及时间延时At，计算 相邻两次在高速时钟内插入时间延时At的时间间隔T、插入时间延时At的总个数N和分 频倍数； 在每个低速时钟周期对应的时间段内每隔一个时间间隔T在高速时钟单个周期 内插入一个时间延时At，直到插入N个时间延时At，根据计算所得的分频倍数对经执行 时间延时操作的高速时钟进行分频，得到所需的低速时钟。 其中，所述实际需要为待分频的高速时钟的频率及所需低速时钟的频率。
其中，所述时间延时At为正值或负值；
相应的，所述在高速时钟单个周期内插入一个时间延时At为在高速时钟单个 周期内加入或减去一个时间延时At的绝对值。 其中，所述时间延时At的绝对值小于一个高速时钟的周期值。 上述方案中，所述在高速时钟单个周期内加入或减去一个时间延时At的绝对值
的依据为 如果要得到的低速时钟的频率比高速时钟整数分频后得到的时钟频率小，则在高 速时钟单个周期内加入一个时间延时At的绝对值；如果要得到的低速时钟的频率比高速 时钟整数分频后得到的时钟频率大，则在高速时钟单个周期内减去一个时间延时At的绝 对值。 本发明还提供了一种低抖动时钟的产生装置，该装置包括时钟调整模块，用于在 每个低速时钟周期内插入时间延时来微调高速时钟，并对调整过的高速时钟执行分频操作 得到所需的低速时钟。
其中，所述时钟调整模块进一步包括延时模块、分频模块和计算模块； 所述计算模块，用于根据实际需要及延时模块所选的时间延时At，计算相邻两次
在高速时钟内插入时间延时At的时间间隔T、所需插入时间延时At的总个数N，并将计
算结果发送到延时模块；还用于根据实际需要计算分频倍数，并将计算结果发送到分频模
块； 所述延时模块，用于实际应用时，供用户选择进行时间延时操作对应的时间延时 At，并将用户的选择结果通知计算模块；收到计算模块所发的计算结果后，在每个低速 时钟周期对应的时间段内每隔一个时间间隔T在高速时钟单个周期内插入一个时间延时 At，直到插入N个时间延时At，并将经过时间延时操作的高速时钟传输给分频模块；
所述分频模块，用于根据计算模块计算所得的分频倍数，对延时模块所发的经过 时间延时操作的高速时钟执行分频操作，得到所需的低速时钟。
其中，所述时间延时At的绝对值小于一个高速时钟的周期值。
本发明提供的低抖动时钟的产生方法和装置，选择进行时间延时操作对应的时间 延时At，根据实际需要及时间延时At的大小，计算相邻两次在高速时钟内插入时间延时 △t的时间间隔T，以及所需插入时间延时At的总个数N ;在每个低速时钟周期对应的时 间段内每隔一个时间间隔T在高速时钟单个周期内插入一个时间延时At，直到插入N个 At ;对经执行时间延时操作的高速时钟进行分频，得到所需的低速时钟。本发明对高速时 钟执行的延时操作，使得分频产生的低速时钟周期间的抖动降低为现有技术中低速时钟周 期间抖动的1/N，而且，所选择At的绝对值越小，相应的N值越大，产生的抖动就越小；此 外，本发明只需在现有器件的基础上增加延时模块和对应的计算模块，实现方法简便，且与 增加模拟锁相环相比节约了器件成本。
图1为本发明低抖动时钟的产生方法实现流程示意图；
图2为本发明低抖动时钟的产生装置结构示意图；
图3为本发明实施例一高速时钟延时调整的波形图。
具体实施例方式
本发明的基本思想是在每个低速时钟周期内插入时间延时来微调高速时钟，之 后对调整过的高速时钟执行分频操作得到所需的低速时钟。 具体地，选择进行时间延时操作对应的时间延时At，根据实际需要及时间延时 At，计算相邻两次在高速时钟内插入时间延时At的时间间隔T、插入时间延时At的总个 数N和分频倍数；在每个低速时钟周期对应的时间段内每隔一个时间间隔T在高速时钟单 个周期内插入一个时间延时At，直到插入N个时间延时At;根据计算所得的分频倍数对 经执行时间延时操作的高速时钟进行分频，得到所需的低速时钟。 本发明中，所述实际需要为待分频的高速时钟的频率及所需低速时钟的频率； 所述插入的时间延时At可为正值也可为负值；相应的，所述在高速时钟单个周期内插入 一个时间延时At，即为在高速时钟单个周期内加入或减去一个时间延时At的绝对值；所 述N个时间延时At的总和大于或等于高速时钟的周期；所述时间延时At有多种可选值， 若高速时钟的周期为t， A t的绝对值可为t/4、 t/2或3t/4等，用户可任意选择。
下面结合附图及具体实施例对本发明作进一步详细说明。 图l为本发明低抖动时钟的产生方法实现流程示意图，如图l所示，该流程实现步 骤如下 步骤101 :选择进行时间延时操作对应的时间延时A t ; 这里，所述时间延时A t的绝对值可选择t/4、 t/2或3t/4等，用户可任意选择时 间延时At的绝对值大小。 其中，所述A t绝对值的可选值要小于一个高速时钟的周期值t，其目的在于要使 得低速时钟两个相邻周期间的抖动小于一个高速时钟的周期，因为现有技术中低速时钟两 个相邻周期间的抖动至少为一个高速时钟的周期。这样看来，本发明可在现有技术的基础 上减小低速时钟的抖动。 步骤102 :根据实际需要及时间延时At计算相邻两次在高速时钟内插入时间延 时At的时间间隔T、插入时间延时At的总个数N和分频倍数； 具体为根据高速时钟的频率、分频后想要得到的低速时钟的频率以及时间延时 At，计算相邻两次在高速时钟内插入时间延时At的时间间隔T，并计算所需插入时间延 时At的总个数N和对高速时钟进行分频的倍数。 这里，所述计算的具体方法为依据高速时钟的周期t以及步骤101中所选择的时 间延时At，计算所需插入的时间延时At的总个数N为t/At;所述T与现有处理方法中 在高速时钟单个周期内插入一个高速时钟脉冲的时间间隔直接相关，计算方法为如果现 有处理方法中每隔AT在高速时钟单个周期内插入一个高速时钟脉冲，那么本发明所述T
则为AT/N;所述分频倍数的计算方法为高速时钟频率与低速时钟频率比值的整数部分。 步骤103 :在每个低速时钟周期对应的时间段内每隔一个时间间隔T在高速时钟 单个周期内插入一个时间延时At，直到插入N个时间延时At; 具体为在每个低速时钟周期对应的时间段内每隔一个计算所得的时间间隔T在 高速时钟单个周期内加入或减去一个时间延时At的绝对值，如果已加入或减去N-l个At 的绝对值，再加入或减去第N个时间延时A t的绝对值时，同时加入或减去一个高速时钟脉 冲。
本发明中，所述在高速时钟单个周期内加入或减去一个时间延时At的绝对值的 依据为如果要得到的低速时钟的频率比高速时钟整数分频后得到的时钟频率小，则在高 速时钟单个周期内加入一个时间延时At的绝对值；如果要得到的低速时钟的频率比高速 时钟整数分频后得到的时钟频率大，则在高速时钟单个周期内减去一个时间延时At的绝 对值。 这里，所述加入或减去第N个时间延时A t的绝对值时，同时加入或减去一个高速 时钟脉冲的目的为由于时钟相位的存在，使得在单个低速时钟周期内待延时调节的高速 时钟脉冲的波形不能无限延长，又由于在单个低速时钟周期内插入的时间延时At的个数 N是一定的，并且N个A t为单个低速时钟周期，因此加入或减去第N个时间延时A t的绝 对值时，波形将返回到初始位置，即零延时的位置，也就相当于又减去或又加入了 N-l个时 间延时At的绝对值，在此基础上再加入或减去一个高速时钟脉冲，这样，相当于总共加入 或减去一个时间延时At的绝对值，使得两个相邻的低速时钟周期间的抖动从NAt降为 At。 其中，所述在高速时钟单个周期内插入时间延时A t的初始位置为随机的，即插 入第一个时间延时At的位置为随机的，后续插入时间延时At的位置与该位置相隔nT，n 为1、2. .N。 步骤104 :根据计算所得的分频倍数对经执行时间延时操作的高速时钟进行分频 得到所需的低速时钟。 这里，所述分频的具体实现方法为现有技术，不再详述。 图2为本发明低抖动时钟的产生装置结构示意图，如图2所示，该装置包括时钟调 整模块，用于在每个低速时钟周期内插入时间延时来微调高速时钟，并对调整过的高速时 钟执行分频操作得到所需的低速时钟。
所述时钟调整模块包括延时模块、分频模块和计算模块；其中， 所述计算模块，用于根据实际需要及延时模块所发的时间延时At，计算相邻两次
在高速时钟内插入时间延时At的时间间隔T、所需插入时间延时At的总个数N，并将计
算结果发送到延时模块；还用于根据实际需要计算分频倍数，并将计算结果发送到分频模
块； 所述延时模块，用于实际应用时，供用户选择进行时间延时操作对应的时间延时 At，并将用户的选择结果通知计算模块；收到计算模块所发的计算结果后，在每个低速 时钟周期对应的时间段内每隔一个时间间隔T在高速时钟单个周期内插入一个时间延时 At，直到插入N个时间延时At，并将经过时间延时操作的高速时钟传输给分频模块；
所述分频模块，用于根据计算模块计算所得的分频倍数，对延时模块所发的经过 时间延时操作的高速时钟执行分频操作，得到所需的低速时钟。
下面结合两个实施例对本发明作进一步详细说明。
实施例一 本实施例中，设高速时钟的频率为100MHz，输出的低速时钟的频率为 2. 00001MHz， t为高速时钟的周期，时间延时A t的绝对值选为t/4。 可以看出，如果低速时钟的频率为2MHz时，从高速时钟100MHz到低速时钟2腿z， 正好为50分频，而本实施例中，在低速时钟2MHz的基础上又增加了 10Hz，因此需要对高速时钟进行延时处理，又因为2. 00001MHz比100MHz的高速时钟经50分频后得到的低速时钟 2MHz大lOHz，因此本实施例在高速时钟周期内减去时间延时t/4，具体实现步骤如下
根据高速时钟的频率100MHz以及低速时钟的频率2. 00001MHz，计算相邻两次在 高速时钟内减去时间延时t/4的时间间隔T为1000个2M时钟脉冲对应的总时间，所需 减去时间延时t/4的总个数N为4 ;在每个低速时钟周期对应的时间段内每隔1000个2M 时钟脉冲对应的时间间隔，在高速时钟单个周期内减去一个时间延时t/4，直至减去四个 t/4 ;对上述经执行时间延时操作，即减去了四个t/4的高速时钟进行50分频，得到所需的 2. 00001MHz的低速时钟。
实施例二 本实施例中，设高速时钟的频率为100MHz，输出的低速时钟的频率为 1. 99999MHz， t为高速时钟的周期，时间延时A t的绝对值选为t/4。 可以看出，如果低速时钟的频率为2MHz时，从高速时钟100MHz到低速时钟2腿z， 正好为50分频，而本实施例中，在低速时钟2MHz的基础上又减小了 lOHz，因此需要对高速 时钟进行延时处理，又因为1. 99999MHz比100MHz的高速时钟经50分频后得到的低速时钟 2MHz小lOHz，因此本实施例在高速时钟周期内加入时间延时t/4，具体实现步骤如下
根据高速时钟的频率100MHz以及低速时钟的频率1. 99999MHz，计算相邻两次在 高速时钟内加入时间延时t/4的时间间隔T为1000个2M时钟脉冲对应的总时间，所需加入 时间延时t/4的总个数N为四；在每个低速时钟周期对应的时间段内每隔1000个2M时钟 脉冲对应的时间间隔，在高速时钟单个周期内加入一个时间延时t/4，直至加入四个t/4 ; 对经执行时间延时操作的高速时钟进行50分频，得到所需的1. 99999MHz的低速时钟。
图3为本实施例高速时钟延时调整的波形图，如图3所示，由于插入A t的初始位 置为随机的，所以，如果高速时钟的初始波形为A，加入t/4，即延时t/4后，转到B波形；如 果高速时钟的初始波形为B，加入t/4后，转到C波形；如果高速时钟的初始波形为C，加入 t/4后，转到D波形；如果高速时钟的初始波形为D，加入t/4后，转到A波形。这里，如果以 A波形为进行延时的最初位置，加入三个t/4后，再加入最后一个t/4得到E波形，波形转到 A波形对应的初始位置，也就相当于又减去了三个t/4，那么计算下来总共加入了 t/4。
上述两个实施例中，如果时间延时A t的绝对值设为t/2，则需要每隔2000个2M 时钟脉冲对应的时间间隔，在高速时钟单个周期内加入或减去t/2，直至加入或减去2个 t/2。 现有技术对上述两个实施例中情况的处理方法为每输出4000个2MHz时钟脉冲 时，在高速时钟单个周期内减去或加入一个100MHz的时钟脉冲，即减去或加入t。现有所 述需输出4000个2MHz时钟脉冲时，减去或加入一个100MHz的时钟脉冲的计算方法为由 于在低速时钟2MHz的基础上变化了 10Hz，相应的，高速时钟应改变2000000/10 = 200000 个低速时钟，依据高速时钟100MHz与低速时钟2MHz之间为50倍频的关系，因此需每隔 200000/50 = 4000个2MHz时钟脉冲时，在高速时钟单个周期内减去或加入一个100MHz的 时钟脉冲。本发明中，在输出4000个2MHz时钟脉冲对应的时间段内分N次插入一个高速 时钟的周期t，每次插入的时间间隔为t/N，例如如果A t的绝对值设为t/4，那么需要每 输出1000个2MHz时钟脉冲时，减去或加入t/4 ;如果At的绝对值设为t/2，那么需要每输 出2000个2MHz时钟脉冲时，减去或加入t/2，最终总共加入或减去t/4或t/2 ;可见，本发
8明中低速时钟周期间的抖动降为现有处理方法中低速时钟周期间抖动的1/4或1/2，即1/ N，可见，N值越大，产生的抖动越小。 以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在 本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护 范围之内。
权利要求
一种低抖动时钟的产生方法，其特征在于，该方法包括在每个低速时钟周期内插入时间延时来微调高速时钟，之后对调整过的高速时钟执行分频操作得到所需的低速时钟。
2. 根据权利要求1所述的低抖动时钟的产生方法，其特征在于，所述在每个低速时钟 周期内插入时间延时来微调高速时钟，之后对调整过的高速时钟执行分频操作得到所需的 低速时钟的操作，具体为选择进行时间延时操作对应的时间延时At，根据实际需要及时间延时At，计算相邻 两次在高速时钟内插入时间延时At的时间间隔T、插入时间延时At的总个数N和分频倍 数；在每个低速时钟周期对应的时间段内每隔一个时间间隔T在高速时钟单个周期内插 入一个时间延时At，直到插入N个时间延时At，根据计算所得的分频倍数对经执行时间 延时操作的高速时钟进行分频，得到所需的低速时钟。
3. 根据权利要求1或2所述的低抖动时钟的产生方法，其特征在于，所述实际需要为 待分频的高速时钟的频率及所需低速时钟的频率。
4. 根据权利要求1或2所述的低抖动时钟的产生方法，其特征在于，所述时间延时At 为正值或负值；相应的，所述在高速时钟单个周期内插入一个时间延时At为在高速时钟单个周期 内加入或减去一个时间延时At的绝对值。
5. 根据权利要求4所述的低抖动时钟的产生方法，其特征在于，所述时间延时At的绝 对值小于一个高速时钟的周期值。
6. 根据权利要求4所述的低抖动时钟的产生方法，其特征在于，所述在高速时钟单个 周期内加入或减去一个时间延时At的绝对值的依据为如果要得到的低速时钟的频率比高速时钟整数分频后得到的时钟频率小，则在高速时 钟单个周期内加入一个时间延时At的绝对值；如果要得到的低速时钟的频率比高速时 钟整数分频后得到的时钟频率大，则在高速时钟单个周期内减去一个时间延时At的绝对 值。
7. —种低抖动时钟的产生装置，其特征在于，该装置包括时钟调整模块，用于在每个低 速时钟周期内插入时间延时来微调高速时钟，并对调整过的高速时钟执行分频操作得到所 需的低速时钟。
8. 根据权利要求7所述的低抖动时钟的产生装置，其特征在于，所述时钟调整模块进 一步包括延时模块、分频模块和计算模块；其中，所述计算模块，用于根据实际需要及延时模块所选的时间延时At，计算相邻两次在高 速时钟内插入时间延时At的时间间隔T、所需插入时间延时At的总个数N，并将计算结 果发送到延时模块；还用于根据实际需要计算分频倍数，并将计算结果发送到分频模块；所述延时模块，用于实际应用时，供用户选择进行时间延时操作对应的时间延时At， 并将用户的选择结果通知计算模块；收到计算模块所发的计算结果后，在每个低速时钟周 期对应的时间段内每隔一个时间间隔T在高速时钟单个周期内插入一个时间延时At，直 到插入N个时间延时A t，并将经过时间延时操作的高速时钟传输给分频模块；所述分频模块，用于根据计算模块计算所得的分频倍数，对延时模块所发的经过时间延时操作的高速时钟执行分频操作，得到所需的低速时钟。
9.根据权利要求7或8所述的低抖动时钟的产生装置，其特征在于，所述时间延时At 的绝对值小于一个高速时钟的周期值。
全文摘要
本发明公开了一种低抖动时钟的产生方法，包括在每个低速时钟周期内插入时间延时来微调高速时钟，之后对调整过的高速时钟执行分频操作得到所需的低速时钟。本发明还同时公开了一种低抖动时钟的产生装置，运用该方法和装置可减小低速时钟的抖动，实现方法简便，且节约器件成本。
文档编号H03K23/00GK101719765SQ20091022425
公开日2010年6月2日 申请日期2009年11月25日 优先权日2009年11月25日
发明者周昶 申请人:中兴通讯股份有限公司