高频功率放大装置的制作方法

专利名称：高频功率放大装置的制作方法
技术领域：
本发明涉及一种高频功率放大装置，且更具体地，涉及一种能有效应用于蜂窝电话使用的发射机的高频功率放大装置的技术。
背景技术：
例如，专利文献I公开了一种构造，其具有用于高输出模式的放大器、用于中输出模式的放大器、用于低输出模式的放大器以及用于组合上述放大器的输出的变压器。例如， 在高输出模式的操作下，将用于中输出模式的放大器和用于低输出模式的放大器控制在高阻抗状态或低阻抗状态。
现有技术文献
专利文献
美国专利No. 7，728，661发明内容
近年来，以蜂窝电话为代表的无线通信装置的尺寸和成本的降低正在加快。在将预定传输功率输出至天线的高频功率放大装置中，为了进一步缩小尺寸和降低成本，需要减少零部件的数量。例如，在将利用变压器的高频功率放大装置用作专利文献I中公开的输出匹配电路的情况下，存在这样的情况，可将输出匹配电路和功率放大器形成在同一半导体芯片中。从减少零部件的数量的角度看，这是有利的。
图I是示出作为本发明的前提的高频功率放大装置的构造示例的电路图。图I中所示的高频功率放大电路具有三个差分放大器ADlI、AD12和AD13以及三个变压器TRlI、 TRl2和TRl3。AD11、AD12和AD13的输出分别提供至变压器TRlI、TRl2和TRl3的初级线圈LDll和LD12、LD13和LD14以及LD15和LD16，且变压器TR1UTR12和TR13的次级线圈 LD21、LD22和LD23串联耦合。
差分放大器AD11、AD12和AD13对应于不同功率模式(例如，高功率模式、中功率模式以及低功率模式)。在选择特定功率模式(例如，高功率模式)的情况下，将对应的差分放大器(例如ADl I)设置为操作状态，且另外两个差分放大器(AD12和AD13)设置为非操作状态。在非操作状态下，将差分放大器控制在高阻抗或低阻抗状态。具体地，在高阻抗状态下，将作为差分放大器的部件的晶体管设置为截止状态。在低阻抗状态下，将差分放大器中的晶体管设置为导通状态。本发明的发明人通过检验已经发现在采用这种方法时会出现以下描述的问题。
图2是示出图I中的高频功率放大装置中的控制在与非操作状态相关联的高阻抗状态下的差分放大器以及对应于差分放大器的变压器的等效电路的示例的电路图。在图2 中，可以认为，例如，图I中的差分放大器ADll被控制在高阻抗状态下且由MOSFET的差分对构造。在高阻抗状态下，控制ADlI的差分对(MOSFET)截止。但是实际上，MOSFET的源极和漏极之间仍然存在寄生电容CPll和CP12。为了阻抗调整，电容⑶11耦合至ADll的输出。
通过上述电容，变压器TRll的初级线圈LDll和LD12的两端在较高频率下耦合， 并构建可闭合电路。因此，从TRll的次级线圈向初级线圈一侧来看，阻抗并未完全处于开路状态，而是具有某一值。因此，这某一阻抗会干扰处于操作状态下的差分放大器和负载 (图I中的Rl)之间的阻抗匹配，使得功率放大器的传输输出功率的效率可能劣化。为了防止上述劣化，有可能功率放大器的电路构造会变得复杂。特别地，在将用于高功率模式的差分放大器设置为非操作状态的情况下，因为差分放大器的晶体管的尺寸较大，因此寄生电容较大，且用于阻抗匹配的电容值也较大，因此上述问题会更加凸显。
图3是示出图I中的高频功率放大装置中的控制在与非操作状态相关联的低阻抗状态下的差分放大器以及对应于差分放大器的变压器的等效电路的示例的电路图。在图3 中，与图2类似，认为，例如，图I中的差分放大器ADll被控制在低阻抗状态下且由MOSFET 的差分对构造。在低阻抗状态下，控制ADll的差分对(MOSFET)导通，使得耦合至变压器 TRll的初级线圈LDll和LD12的中点的电源电压VDD，耦合至接地电源电压VSS。因此，电流在它们之间穿过且功耗可能增加。为了避免上述情况，例如，考虑将设置为非操作状态的变压器中的VDD控制为0V。但是在这种情况下，用于控制VDD的电路变得多余，并且可能造成电路面积以及控制复杂度的增加。
有鉴于此，提出本发明，且本发明的一个目的是提供一种能够以高效率传输输出功率的高频功率放大装置。从说明书和附图的描述将使本发明的上述和其他目的以及新颖特征变得显而易见。
以下简要说明本申请中公开的本发明的代表性实施例的概要。
根据一个实施例的高频功率放大装置具有第一初级线圈、第一次级线圈、第一差分放大器、第一电抗兀件以及第一开关。第一初级线圈(LD1/LD2)稱合在第一节点A (NI) 和第一节点B (N2)之间。第一次级线圈(LD3)磁耦合至第一初级线圈。第一差分放大器 (ADl)利用第一节点A和第一节点B作为差分输出节点并包括晶体管差分对(MNl和MN2)。 第一电抗元件(LI，L2等)以及第一开关(SI等)串联耦合在第一节点A和第一节点B之间。 在第一差分放大器被控制处于非操作状态时将第一开关控制为接通，且在第一差分放大器被控制处于操作状态时将第一开关控制为断开。
借助上述构造，当第一差分放大器处于非操作状态时，可减小由差分晶体管对的 “关断电容”对处于操作状态的另一差分放大器造成的影响。因此，处于操作状态的差分放大器可以高效地将输出传输至负载。此时，第一差分放大器的差分晶体管对被等效表示为 “关断电容”，且第一电抗元件例如被设置为一电抗值，通过该电抗值，在从第一初级线圈的两端观察表示为“关断电容”的第一差分放大器侧时的电路看上去像并联谐振电路。或者， 第一电抗元件例如被设置为一电抗值，通过该电抗值，在从第一次级线圈的两端观察时的电路看起来像并联谐振电路。
根据另一实施例的高频功率放大装置具有第一初级线圈、第一次级线圈、第一差分放大器以及第一开关。第一初级线圈(LD1/LD2)耦合在第一节点A (NI)和第一节点B (N2)之间，并且第一节点A (NI)和第一节点B (N2)具有提供有电源电压(VDD)的中点。 第一次级线圈(LD3)磁耦合至第一初级线圈。第一差分放大器(ADl)利用第一节点A和第一节点B作为差分输出节点并包括差分晶体管对。第一开关(S3)耦合在第一节点A和第一节点B之间。在第一差分放大器被控制处于非操作状态时将第一开关控制为接通，且在第一差分放大器被控制处于操作状态时将第一开关控制为断开。在第一差分放大器被控制在非操作状态时将第一差分放大器的差分晶体管对控制为截止。
借助上述构造，当第一差分放大器处于非操作状态时，差分晶体管对截止且贯穿馈送电流不流动，使得第一次级线圈可几乎等效为短路。在这种情况下，可减小截止的差分晶体管对中的电容对处于操作状态下的另一差分放大器产生的影响。因此，处于操作状态的差分放大器可高效地将输出功率传输至负载。
通过本申请中公开的本发明的代表性实施例获得的效果是实现可高效地传输输出功率的高频功率放大装置。


图I是示出作为本发明的前提的高频功率放大装置的构造的示例的电路图。
图2是示出图I中的高频功率放大装置中的控制在与非操作状态相关联的高阻抗状态下的差分放大器以及对应于差分放大器的变压器的等效电路的示例的电路图。
图3是示出图I中的高频功率放大装置中的控制在与非操作状态相关联的低阻抗状态下的差分放大器以及对应于差分放大器的变压器的等效电路的示例的电路图。
图4是示出根据本发明的第一实施例的高频功率放大装置中被控制在非操作状态的差分放大器以及对应于差分放大器的变压器的等效电路的示例的电路图。
图5是示出根据本发明的第一实施例的高频功率放大装置中被控制在非操作状态的差分放大器以及对应于差分放大器的变压器的等效电路的另一示例的电路图。
图6是示出根据本发明的第一实施例的高频功率放大装置中被控制在非操作状态的差分放大器以及对应于差分放大器的变压器的等效电路的另一示例的电路图。
图7是示出根据本发明的第二实施例的高频功率放大装置的构造的示例的电路图。
图8A是示出在低输出模式下操作图7的高频功率放大装置的情况的状态的电路图，且图8B是不出图8A的电路的基本等效电路的电路图。
图9A是示出在高输出模式下操作图7的高频功率放大装置的情况的状态的电路图，且图9B是不出图9A的电路的基本等效电路的电路图。
图IOA是示出图7的改进的构造示例的电路图，且图IOB是示出在低输出模式下操作图IOA的改进例的情况的状态的电路图。
图11是示出图7的高频功率放大装置的示意布局构造示例的平面图。
图12是示出根据本发明的第三实施例的高频功率放大装置的构造示例的电路图。
图13A是示出在高输出模式下操作图12的高频功率放大装置的情况的状态的电路图，且图13B是示出图13A的电路的基本等效电路的电路图。8
图14是示出图12的电路的改进构造示例的电路图。
图15是示出根据本发明的第四实施例的高频功率放大装置的构造示例的电路 图。
图16A是示出在低输出模式下操作图15的高频功率放大装置的情况的状态的电 路图，且图16B是不出图16A的电路的基本等效电路的电路图。
图17A是示出在高输出模式下操作图15的高频功率放大装置的情况的状态的电 路图，且图17B是不出图17A的电路的基本等效电路的电路图。
图18是示出根据本发明的第五实施例的高频功率放大装置的构造示例的电路 图。
图19A是示出在高输出模式下操作图18的高频功率放大装置的情况的状态的电 路图，且图19B是不出图19A电路的基本等效电路的电路图。
图20A是示出在低输出模式下操作图18的高频功率放大装置的情况的状态的电 路图，且图20B是示出图20A的基本等效电路的电路图。图21是示出图18的高频功率放大装置的示意布局构造示例的平面图。图22是示出根据本发明的第六实施例的高频功率放大装置的构造示例的电路
图。
图。
图。
图。
图。
图。
图。
图。
图23是示出根据本发明的第七实施例的高频功率放大装置的构造示例的电路图24是示出根据本发明的第八实施例的高频功率放大装置的构造示例的电路图25是示出根据本发明的第九实施例的高频功率放大装置的构造示例的电路图26是示出根据本发明的第十实施例的高频功率放大装置的构造示例的电路图27是示出根据本发明的第十一实施例的高频功率放大装置的构造示例的电路图28是示出根据本发明的第十二实施例的高频功率放大装置的构造示例的电路图29是示出图28的高频功率放大装置的示意布局构造示例的平面图。图30是示出根据本发明的第十三实施例的高频功率放大装置的构造示例的电路图31是示出根据本发明的第十四实施例的高频功率放大装置中包括的阻抗校正 块中的开关的构造示例的电路图。
图32是示出根据本发明的第十四实施例的高频功率放大装置中包括的阻抗校正 块中的开关的另一构造示例的电路图。
图33是示出根据本发明的第十五实施例的高频功率放大装置应用到的无线通信 系统的构造示例的框图。
图34是示出根据本发明的第十五实施例的高频功率放大装置应用到的无线通信 系统的另一构造示例的框图。
图35是示出根据本发明的第十五实施例的高频功率放大装置应用到的无线通信系统的又一构造示例的框图。
具体实施方式
在以下实施例中，为方便起见，必要时将本发明分成多个章节或实施例来说明。除非另外指出，否则它们不是互不相关的，而是它们中的每一个与其他的一部分或全部具有改进、细节、补充等的关系。在以下实施例中，在涉及元件等的数量(包括数目、数值、数量和范围)的情况下，除非另外指出或除非原则上清楚限定具体数量，否则数量并不限于特定数量，且可以是任意数量。
此外，在以下实施例中，除在原则上规定或清楚地指出必要的部件(包括步骤等) 的情况之外，显然部件不一定是必要的。类似地，在以下实施例中，在涉及部件等的形状、位置关系等的情况下，除非另外指出或清楚理解，否则本发明包括接近于或类似于上述形状的形状。还可包括接近或类似于实施例中描述的数目和范围的数目和范围。
构造实施例的各个功能块的电路元件通过CMOS (互补MOS晶体管)等公知的集成电路技术形成在单晶硅等制成的半导体衬底上，尽管不限于此。虽然MOSFET (金属氧化物半导体场效应晶体管)(称为MOS晶体管)用作实施例中的MISFET (金属绝缘体半导体场效应晶体管)的示例，但是也不排除非氧化物膜作为栅绝缘膜。
以下将参考附图详细说明本发明的实施例。在用于解释实施例的所有附图中，相同的附图标记用于相同的构件，且省略其重复的说明。
第一实施例
高频功率放大装置的主要部分的基本构造(类型I)
图4是示出根据本发明的第一实施例的受控于非操作状态下的高频功率放大装置中的差分放大器以及包括对应于差分放大器的变压器的等效电路的的示例电路图。图 4示出差分放大器AD1、变压器TRl以及用于阻抗调整的电容⑶1，以及还示出阻抗校正块 MBK1。差分放大器ADl例如由一对差分MOSFET (未示出)构成，且MOSFET在非操作状态下截止。在这种情况下，差分放大器ADl由作为差分对的MOSFET的源-漏寄生电容CP I和 CP2来等效地表示。寄生电容CPl和CP2的一端(M0SFET的源极侧)共同耦合至接地电源电压VSS。非操作状态表示对应的差分放大器不放大功率的状态。相反，操作状态表示对应的差分放大器放大功率的状态。
变压器TRl具有次级线圈LD3以及一端共同耦合至电源电压VDD的初级线圈LDl 和LD2。作为LDl的另一端的节点NI耦合至CPl的另一端(M0SFET的漏极侧)，且作为LD2 另一端的节点N2耦合至CP2的另一端(M0SFET的漏极侧)。用于阻抗调整的电容⑶I耦合在NI和N2之间。提供电容⑶I主要用于抵消实际上可能包括在TRl中的电抗分量。
阻抗校正块MBKl具有电感器(电抗元件)LI、开关SI以及电感器(电抗元件)L2，它们从节点NI顺序耦合并串联在节点NI和N2之间。块MBKl是不同于图2的上述构造的部分。在将差分放大器ADl设置为非操作状态的情况下，控制开关SI接通。电感器LI和L2 具有相同电感值。当SI接通时串联耦合的LI和L2的导纳值被调整为抵消由寄生电容CPl 和CP2以及电容⑶I构建的电容网络的导纳。即，调整电感器LI和L2的值，使得在从初级线圈LDl和LD2的两端观察ADl侧的情况下看起来是在预定频率下的并联谐振电路(高阻抗状态)。
以下将说明导纳可被抵消的原因。在开关SI接通的情况下，电感器LI和L2具有相同的值。因此，电感器之间的节点耦合到用于差分信号的虚拟接地。当假设电容CDl的构造等效于电容值为电容CDl的两倍那么大的两个电容串联耦合时，可认为电容之间的节点耦合到用于差分信号的虚拟接地。差分放大器ADl的寄生电容(“关断电容”)CP1和CP2 之间的公共节点耦合至实际接地。即，电感器LI和L2中的一个、串联耦合构建电容CDl的两个电容中的一个以及差分放大器ADl的“关断电容”CPl和CP2中的一个并联耦合在差分输出节点(NI和N2)中的一个与接地之间。因此，通过将LI的导纳值设置为等于⑶I的串联耦合的两个电容中的一个与电容CPl和CP2中的一个的和，可彼此抵消导纳值。
因此，对于差分信号来说，形成在变压器TRl的初级线圈LDl和LD2之间的闭合电路可以是开路。因此，变压器的初级线圈与耦合至初级线圈的元件变成电绝缘的，且如图4 中所示，实际上仅剩下次级线圈LD3。另一方面，在将差分放大器ADl设置为操作状态的情况下，控制开关SI断开。在这种情况下，电感器LI和L2的影响消失，且差分放大器ADl可几乎在没有加入电感器LI和L2的状态下操作。
阻抗校正块MBKl还可由图4中所示的另一阻抗校正块MBKla取代。块MBKla具有从节点NI顺序耦合并串联在节点NI和N2之间的电感L3、开关Sla和电感器L4，以及串联耦合在节点NI和N2之间的开关Slb和电容(电抗元件)Cl。在将差分放大器设置为非操作状态的情况下，控制开关Sla和Slb接通。在将差分放大器ADl设置为操作状态的情况下，控制开关Sla和Slb断开。通过利用在非操作状态下电容Cl并联耦合至L3和L4的构造，可减小L3和L4的电路面积。即，串联耦合的L3和L4的导纳和Cl的导纳具有相反的符号。因此，L3和L4的电感值可小于MBKl中的LI和L2的电感值。因为通常用于电感的电路面积需要大于用于电容的电路面积，因此通过采用MBKla，与采用MBKl的情况相比，可减小电路面积。
高频功率放大装置的主要部分的基础构造(类型2)
图5是示出根据本发明的第一实施例的高频功率放大装置中被控制在非操作状态的差分放大器以及包括对应于差分放大器的变压器的等效电路的另一示例的电路图。图 5的构造示例与图4的构造的不同之处在于图4的阻抗校正块MBKl由图5的阻抗校正块 MBK2取代，且用于阻抗调整的电容⑶2耦合至变压器TRl的次级线圈LD3的两端。类似于电容CD1，提供电容CD2主要用于抵消实际上可能包含于变压器TRl中的电抗分量。
阻抗校正块MBK2具有从节点NI顺序耦合并串联在节点NI和N2之间的电感器(电抗元件)L5、开关S2以及电感器(电抗元件)L6。块MBK2的电路构造类似于图4的块MBKl 的电路构造。以类似于图4的方式，在将差分放大器ADl设置为非操作状态的情况下，控制开关S2接通。在将差分放大器ADl设置为操作状态的情况下，控制开关S2断开。MBK2和 MBKl之间的差异是L5和L6的值与LI和L2的值之间的差异。电感器L5和L6具有相同的电感值。当S2接通时，调整串联耦合的L5和L6的导纳值以抵消由寄生电容CPl和CP2、电容⑶I、变压器TRl以及电容⑶2构建的无源元件网络的导纳。S卩，调整电感器L5和L6的值以使从次级线圈LD3的两端朝向次级线圈LD3观察时，电路看上去像处于预定频率的并联谐振电路(高阻抗状态)。
如上所述，图5的MBK2与图4的MBKl之间的差异是抵消导纳的范围延伸至变压器的次级线圈LD3和耦合至次级线圈LD3的电容CD2。导纳能够被抵消的原因与图4所示情况类似。与电容CDl相同，电容CD2也可被等效分成两个电容性元件，且电容性元件之间的中间节点可被认为是虚拟接地。因此,通过调整电感器L5和L6的值，可抵消ADl的“关断电容” CPl和CP2、CDUTRl和CD2的导纳之和。
阻抗校正块MBK2可由图5中所示的任意其他阻抗校正块MBK2a、MBK2b和MBK2c 取代。MBK2a具有串联耦合在节点NI和N2之间的开关S2和电容(电抗元件)C2，MBK2b具有从NI顺序耦合并串联的电容(电抗元件)C2a、开关S2以及电容(电抗元件)C2b。在图5 的方法中，与图4中的方法不同，存在MBK2中要被抵消的导纳之和具有电感特性的情况。在这种情况下，通过采用MBK2a或MBK2b中所示的电容，可抵消导纳。
在MBK2b的情况下，当S2根据ADl的操作状态断开时，可保持节点NI和N2处的寄生电容(C2a和C2b)之间的平衡。但是，也有可能在S2接通时因为电容是串联耦合的， 所以C2a和C2b需要较大的电容值。另一方面，在MBK2a的情况下，C2的电容值可设置为小于MBK2b情况下的电容值。块MBK2c具有从NI顺序耦合并串联在NI和N2之间的电感器(电抗元件)L7、开关S2a以及电感器(电抗元件)L8，以及串联耦合在NI和N2之间的开关S2b和电容(电抗元件)C3。在将差分放大器ADl设置为非操作状态的情况下，控制S2a 和S2b接通。在将AD I设置为操作状态的情况下，控制S2a和S2b断开。如上所述，通过采用在非操作状态下C3并联耦合至L7和L8的构造，以类似于图4所示的情况，可减小L7 和L8的电路面积。
当采用图5中所示的构造示例时，通过抵消导纳，耦合至变压器TRl和TR的初级线圈LDl和LD2的元件以及耦合至TRl的次级线圈LD3的整个电容⑶2可与差分信号电绝缘。即，如图5中所示，电路部分基本上变为开路状态，且可防止对外部电路造成任何影响。 另一方面，在将差分放大器ADl设置为操作状态的情况下，控制开关S2断开。在这种情况下，MBK2中的电感器L5和L6的影响消失，且差分放大器ADl可几乎在不加入电感器L5和 L6的状态下操作。
如上所述，通过采用图4的高频功率放大装置(类型I)或图5的高频功率放大装置(类型2)，可解决参考图2所述的处于非操作状态且具有某一阻抗的差分放大器对处于操作状态的差分放大器产生不利影响的问题。因此，处于操作状态的差分放大器可高效地向负载传输输出功率。
高频功率放大装置的主要部分的基础构造(类型3)
图6是示出根据本发明的第一实施例的高频功率放大装置中的受控于非操作状态的差分放大器以及包括对应于差分放大器的变压器的等效电路的另一示例的电路图。图 6的构造示例与图4的不同之处在于图4的阻抗校正块MBKl由耦合在节点NI和N2之间的开关S3取代。在图6中，与图4所示方法不同，在将差分放大器ADl设置为非操作状态的情况下，执行控制使得从初级线圈LDl和LD2的两端向差分放大器ADl —侧观察时，阻抗变为低阻抗。
在图6中，在将差分放大器ADl设置为非操作状态的情况下，控制开关S3接通。在这种情况下，ADl的差分输出(节点NI和N2)被短路，且变压器TRl的初级线圈LDl和LD2 的两端也被短路。因此，如图6中所示，在TRl理想化且其组合倍增系数K=I的情况下，次级线圈LD3也被短路。实际上，因为满足K〈l，所以较小的电感分量仍存在于LD3中。另一方面，在将差分放大器ADl设置为操作状态的情况下，控制开关S3断开。在这种情况下，差分放大器ADl执行类似于开关S3不存在的情况下的操作。
如上所述，当采用图6中所示的高频功率放大装置(类型3)时，与图3所示情况不同，在差分放大器ADl的晶体管截止的状态下执行降低阻抗的控制。因此，消除了作为初级线圈LDI和LD2的中间节点的电源电压VDD和接地电源电压VSS之间的DC耦合。因此，可避免VDD和GND之间的直通电流造成的功耗增大。此外，如上所述，对应于非操作状态的差分放大器的次级线圈可被认为是导线或较小的电感。因此，在处于操作状态下的差分放大器中，可容易地实现输出阻抗匹配，且差分放大器可高效地向负载传输输出功率。
如上所述，根据变压器中的初级线圈和次级线圈的构造以及初级线圈和次级线圈的组合方法，适当采用使非操作状态下的差分放大器看上去处于高阻抗状态的类型I和2 的构造以及使非操作状态下的差分放大器看上去处于低阻抗状态的类型3的构造。例如， 在采用其中多个初级线圈磁耦合至单个次级线圈的变压器的情况下，类型I的构造是合适的。在采用其中次级线圈彼此并联耦合的变压器的情况下，类型2的构造是合适的。此外， 在采用其中多个次级线圈串联耦合的变压器的情况下，类型3的构造是合适的，且在某些情况下，可采用类型I的构造。将在以下实施例中适当说明细节。
第二实施例
I.多功率模式下的高频功率放大装置的电路构造和操作(类型I)
图7是示出根据本发明的第二实施例的高频功率放大装置的构造示例的电路图。 图7中所示的高频功率放大装置具有两个差分放大器ADlOl和AD102以及具有两个初级线圈和一个次级线圈的变压器TR101。TRlOl的两个初级线圈中的一个由两个线圈LDlll和 LDl 12构造，且另一初级线圈也由两个线圈LDl 13和LDl 14构造。LDlll经由中间抽头串联耦合至LD112，且LD113经由中间抽头串联耦合至LD114。电源电压VDD提供至中间抽头。
TRlOl的两个初级线圈磁耦合至TRlOl的公共次级线圈LD121。作为差分放大器 ADlOl的部件的晶体管的栅极宽度(或发射极面积)大于作为差分放大器AD102的部件的晶体管的栅极宽度。ADlOl的差分输出耦合至初级线圈LDlll和LD112，且AD102的差分输出耦合至初级线圈LD113和LD114。初级线圈LDlll和LD112与次级线圈LD121之间的匝数比L/N小于初级线圈LD113和LD114与次级线圈LD121之间的匝数比M/N，这反映ADlOl和 AD102的输出阻抗之间的差异。
电容⑶101耦合在ADlOl的差分输出之间，且电容⑶102耦合在AD102的差分输出之间。ADlOl的差分输出之间还串联耦合电感器L101、开关SlOl以及电感器L102。电感器LlOl和L102具有相同的电感值。次级线圈LD121的一个端子耦合至VSS，且另一端子耦合至负载Rl。电容⑶103耦合在LD121的端子之间。在高输出模式下，ADlOl处于操作状态，且AD102处于非操作状态。在低输出模式下，AD102处于操作状态，且ADlOl处于非操作状态。作为ADlOl和AD102的部件的晶体管可以是M0SFET、复合FET、双极晶体管等等。 ADlOl和AD102的内部电路都可以是简单的晶体管差分对或通过将多个晶体管组合为差分对而获得的电路。
图8A是示出在低输出模式下操作图7的高频功率放大装置的情况下的电路图。图 8B是图8A的基本等效电路的电路图。图9A是示出在高输出模式下操作图7的高频功率放大装置的情况下的电路图。图9B是图9A的基本等效电路的电路图。以下将说明由MOSFET差分对构成差分放大器ADlOl和AD102的情况作为示例。构成ADlOl的MOSFET差分对(图 9中的NMOS晶体管丽11和丽12)的栅极宽度大于构成AD 102的MOSFET差分对(图8中的 NMOS晶体管丽21和丽22)的栅极宽度。
如图8A中所示，在低输出模式下，ADlOl的MOSFET的差分对被设置为截止状态。 差分对变为“关断电容” CPlOl和CP102位于差分输出端子(M0SFET的漏极节点)和接地电源电压VSS之间的等效电路。控制开关SlOl接通，且电感器LlOl和L102串联耦合在差分输出之间。LlOl和L102的电感值被设置为抵消并联耦合至LlOl和L102的CPlOl和CP102 的串联耦合的电容与用于阻抗调整的电容CDlOl的导纳之和的值。即，ADlOl周围的构造是图4中所示的类型I的构造，且如图8A中所示，包括ADlOl的虚线部分处于高阻抗状态。
因此，如图SB中所示，差分放大器ADlOl以及作为耦合至差分放大器ADlOl的变压器TRlOl中初级线圈之一的初级线圈LDlll和LD112的部分无效，且基本上仅保留次级线圈LD121。差分放大器AD102处于操作状态，且其输出功率经由TRlOl中的其他初级线圈 LD113和LD114而磁耦合至次级线圈LD121并提供至负载R1。以此方式，差分放大器ADlOl 和⑶101的“关断电容”(CP101和CP102)不会对差分放大器AD102的操作产生大的影响。
另一方面，在高输出模式下，如图9A中所示，控制AD102的MOSFET的差分对截止， 且差分对变为“关断电容”CP103和CP104位于差分输出端子和VSS之间的等效电路。因为 AD102是用于低输出模式的差分放大器，因此“关断电容”CP103和CP104以及用于阻抗调整的电容CD102小于用于高输出模式的“关断电容”(图8中的CPlOl和CP102)以及CD101。 因此，如图9A中所示，包括AD102的虚线部分处于高阻抗状态。
当AD102周围的构造进入高阻抗状态时，如图9B中所示，等效地，变压器TRlOl 中耦合至AD102 —侧的初级线圈LD113和LD114的部分无效，且基本上仅保留次级线圈 LD121。差分放大器ADlOl处于操作状态且其输出功率经由TRlOl中耦合至ADlOl —侧的另外的初级线圈LDlll和LD112而磁耦合至次级线圈LD121并提供至负载R1。以此方式， 差分放大器AD102的“关断电容”(CP103和CP104)以及CD102不会对差分放大器ADlOl产生大的影响。
通过利用AD102的晶体管尺寸较小的事实，可采用不在AD102 —侧提供如图4中所示的阻抗校正块MBKl的构造。在“关断电容”等关联于较小的晶体管尺寸而较小的情况下，为了对其进行抵消，需要电感器的值大了对应于较小尺寸的量。为了降低电路面积，在上述部分中省略阻抗校正块是有用的。但是显然，也可采用包括阻抗校正块的构造。
如上述说明书所述，显而易见的是，根据第二实施例，在高输出模式和低输出模式下，与参考图I至3说明的前提技术相比，可进一步降低处于非操作模式的差分放大器的影响，且因此，可进一步提高功率放大器(在每种功率模式下)的效率和增益。
多功率模式的高频功率放大装置的电路构造和操作(类型I (IA))
图IOA是示出作为图7的改型的构造示例的电路图，且IOB是示出在低输出模式下操作图IOA的装置的情况的状态的电路图。图IOA中所示的高频功率放大装置与图7的不同之处在于开关S102和电容ClOl进一步串联耦合在差分放大器ADlOl的差分输出之间。与开关SlOl相同，控制开关S102的接通/断开。通过采用上述构造示例，如通过图4 的阻抗校正块MBKla所述，可降低电感器LlOl和L102的电路面积。
当采用通过MOSFET差分对构成各个差分放大器ADlOl和AD102的情况作为示例时，在低输出模式下，如图IOB中所示，ADlOl的MOSFET差分对被设置为截止状态，且差分对变成“关断电容” CPlOl和CP102位于差分输出端子和VSS之间的等效电路。控制开关 SlOl和S102都接通，电感器LlOl和L102串联耦合在差分输出之间，且电容ClOl和CDlOl 并联耦合。LlOl和L102的电感值以及ClOl的电容值被设置为通过它们的导纳之和抵消与它们并联耦合的CPlOl、CP102和CDlOl的导纳之和。因此，如图IOB中所示，包括ADlOl 的虚线部分进入高阻抗状态。
多功率模式的高频功率放大装置的布局(类型I [I])
图11是示出图7的高频功率放大装置的示意性布局示例的平面图。该图中附图标记指定的部件的名称与图7中所示的相同。TPlOl表示变压器TRlOl的初级线圈LDlll 和LD112的中间抽头，且TP102表示TRlOl的初级线圈LD113和LD114的中间抽头。VDD提供至中间抽头。SClOl表示构成差分放大器ADlOl和AD102的MOSFET的差分对的公共源极线，且VSS提供至公共源极线。GlOl和G102是ADlOl中的MOSFET差分对(图9中的丽11 和MN12)的栅极输入线(差分输入线)，且G103和G104是AD102中的MOSFET差分对(图8 中的丽21和丽22)的栅极输入线(差分输入线)。
在这种构造中，例如通过MM (金属-绝缘体-金属)结构实现各个电容⑶101、 CD102和CD103。变压器TRlOl具有由LDlll和LD112制成的初级线圈，由LD113和LD114 制成的另一初级线圈以及次级线圈LD121。两个初级线圈并行布置在公共次级线圈LD121 附近并磁耦合至LD121。由LDlll和LD112制成的初级线圈具有一匝，而由LD113和LD114 制成的初级线圈具有两匝。在ADlOl的差分输出之间串联耦合电感器L101、开关SlOl以及电感L102。电容⑶101耦合在差分输出之间，且进一步耦合由LDlll和LD112制成的初级线圈。
在AD102的差分输出之间耦合电容⑶102，且进一步耦合由LD113和LD114制成的初级线圈。TRlOl的次级线圈LD121具有两匝。次级线圈LD121的一端耦合至VSS，且另一端耦合至负载R1。电容⑶103耦合在LD121的两端之间。各个线圈都例如由金属膜导线形成并由所谓的片上电感器结构实现。如上所述，可通过如图11中所能理解的单个半导体芯片实现图7的高频功率放大装置，且因此可实现高频功率放大装置的尺寸缩小。
第三实施例
I.多功率模式的高频功率放大装置的电路构造和操作(类型2 [I])
图12是示出根据本发明的第三实施例的高频功率放大装置的构造示例的电路图。图12中所示的高频功率放大装置具有两个差分放大器AD201和AD202以及两个变压器TR201和TR202。TR201的初级线圈具有两个线圈LD211和LD212经由中间抽头串联耦合的构造。类似地，TR202的初级线圈具有两个线圈LD213和LD214经由中间抽头串联耦合的构造。电源电压VDD提供至中间抽头。
AD201的差分输出耦合至变压器TR201的初级线圈LD211和LD212，且进一步磁耦合至TR201的次级线圈LD221。AD202的差分输出耦合至变压器TR202的初级线圈LD213 和LD214，且进一步磁耦合至TR202的次级线圈LD222。次级线圈LD221和LD222并联耦合在负载Rl的一端和接地电源电压VSS之间。用于阻抗调整的电容⑶203耦合在LD221的两端之间，且用于阻抗调整的电容⑶204耦合在LD222的两端之间。作为AD201的部件的晶体管的栅极宽度大于作为AD202的部件的晶体管的栅极宽度。
变压器TR201的初级线圈和次级线圈之间的匝数比(L/N)小于变压器TR202的初级线圈和次级线圈之间的匝数比(M/N)，这反映了 AD201和AD202的输出阻抗之间的差异。 电容⑶201耦合在AD201的差分输出之间，电容⑶201还与串联耦合的电感器L201、开关 S201以及电感器L202并联耦合。电容⑶202耦合在AD202的差分输出之间，电容⑶202还与串联耦合的电感器L203、开关S202以及电感器L204并联耦合。电感器L201和L202具有相同的电感值，且类似地，电感器L203和L204具有相同的电感值。
在这种构造中，在高输出模式下，AD201处于操作状态，且AD202处于非操作状态。 另一方面，在低输出模式下，AD202处于操作状态下,且AD201处于非操作状态下。作为差分放大器AD201和AD202的部件的晶体管可以是M0SFET、复合FET、双极晶体管等等。差分放大器的内部电路都可以是简单的晶体管差分对或通过将多个晶体管组合为差分对而获得的电路。
图13A是示出在高输出模式下操作图12的高频功率放大装置的情况下的电路图。 图13B是图13A的基本等效电路的电路图。以下将说明由MOSFET差分对构成差分放大器 AD201和AD202的情况作为示例。在这种情况下，构成AD201的MOSFET的栅极宽度大于构成AD202的MOSFET的栅极宽度。如图13A中所示，在高输出模式下，AD202的MOSFET的差分对被设置为截止状态。差分对变为“关断电容”CP203和CP204处于差分输出端之间的等效电路。控制开关S201断开。另一方面，控制开关S202接通，且电感L203和L204串联耦合在AD202的差分输出之间。
L203和L204的电感值被设置为抵消如上参考图5所述的并联耦合至电感器L203 和L204的电容CP203和CP204、电容CD202和CD204以及变压器TR202的导纳之和的值。 BP, AD202周围的构造是图5的类型2的构造。借助该构造，如图13A中所示，包括AD202 和TR202的虚线部分处于高阻抗状态。在这种情况下，等效地，如图13B中所示，差分放大器AD202和变压器TR202无效。差分放大器AD201处于操作状态且其输出功率经由变压器 TR201提供至负载Rl。以此方式，差分放大器AD202的“关断电容”以及TR202的电感不会对差分放大器AD201的操作产生大的影响。
在图12的高频功率放大装置操作于低输出模式的情况下，虽未示出，但其操作与图13A中所示相反。具体而言，AD201的MOSFET的差分对被设置为截止状态，控制开关S201 接通，且控制开关S202断开。电感器L201和L202的电感值如图5中所示与它们并联耦合。 如参考图5所述，L201和L202的电感值被设置为抵消与它们并联耦合的AD201中的“关断电容”、用于阻抗调整的电容⑶201和⑶203以及变压器TR201的导纳之和的值。
多功率模式下的高频功率放大装置的电路构造和操作(类型2 (IA))
图14是示出作为图12的改型的构造示例的电路图。如参考图5所述，在图12的构造示例中，存在这样情况，即，差分放大器AD202、电容⑶202和变压器TR202的导纳之和取决于AD202的“关断电容”、电容CD202以及变压器TR202的电感的平衡而具有电感特性。 在这种情况下，为了使AD202和TR202的部分具有高阻抗，充分采用图14中所示的开关和电容之间的串联耦合取代开关和电感器之间的串联耦合。在图14中，开关S201和电容C201 串联耦合在AD201的差分输出之间，且开关S202和电容C202串联耦合在AD202的差分输出之间。C201和C202的电容值被设置为抵消处于截止状态的MOSFET的“关断电容”、用于阻抗调整的电容(⑶201或⑶202)以及变压器(TR201或TR202)的导纳之和。因此，处于非操作状态的差分放大器以及耦合至差分放大器的变压器的部分具有高阻抗。
如上所述显而易见的是，根据第三实施例，在高输出模式和低输出模式下，与图2 中所示情况相比，可降低处于非操作状态的差分放大器的影响。因此，可使处于各个模式下的功率放大器的效率和增益进一步提高。
第四实施例
多功率模式下的高频功率放大装置的电路构造和操作(类型I [2])
图15是示出根据本发明的第四实施例的高频功率放大装置的构造示例的电路图。图15中所示的高频功率放大装置具有两个差分放大器AD301和AD302以及两个变压器TR301和TR302。TR301的初级线圈具有两个线圈LD311和LD312经由中间抽头串联耦合的构造。类似地，TR302的初级线圈具有两个线圈LD313和LD314经由中间抽头串联耦合的构造。电源电压VDD提供至中间抽头。
AD301的差分输出耦合至变压器TR301的初级线圈LD311和LD312，且进一步磁耦合至TR301的次级线圈LD321。AD302的差分输出耦合至变压器TR302的初级线圈LD313 和LD314，且进一步磁耦合至TR302的次级线圈LD322。次级线圈LD321和LD322串联耦合并耦合在负载Rl的一端和接地电源电压VSS之间。用于阻抗调整的电容CD303耦合在串联耦合的LD321和LD322的两端之间。作为AD301的部件的晶体管的栅极宽度(或发射极面积)大于作为AD302的部件的晶体管的栅极宽度。
变压器TR301的初级线圈和次级线圈之间的匝数比(L/N)小于变压器TR302的初级线圈和次级线圈之间的匝数比(M/N)，这反映了 AD301和AD302的输出阻抗之间的差异。 电容⑶301耦合在AD301的差分输出之间，电容⑶301还与串联耦合的电感器L301、开关 S301以及电感器L302并联耦合。电容⑶302耦合在AD302的差分输出之间。电感器L301 和L302具有相同的电感值。在高输出模式下，AD301处于操作状态， 且AD302处于非操作状态。在低输出模式下，AD302处于操作状态下，且AD301处于非操作状态下。作为差分放大器AD301和AD302的部件的晶体管可以是M0SFET、复合FET、双极晶体管等等。差分放大器的内部电路都可以是简单的晶体管差分对或通过将多个晶体管组合为差分对而获得的电路。
图16A是示出在低输出模式下操作图15的高频功率放大装置的情况的状态的电路图。图16B是图16A的基本等效电路的电路图。以下将说明由MOSFET差分对构成差分放大器AD301和AD302的情况作为示例。在这种情况下，构成AD301的MOSFET的栅极宽度大于构成AD302的MOSFET的栅极宽度。在低输出模式下，AD301的MOSFET的差分对被设置为截止状态。差分对变为“关断电容”CP301和CP302处于差分输出端和VSS之间的等效电路。控制开关S301接通，且电感器L301和L302串联耦合在差分输出之间。
如上参考图4所述，L301和L302的电感值被设置为抵消并联耦合至电感L301和 L302的电容CP301和CP302的串联耦合电容与用于阻抗调整的电容⑶301的导纳之和的值。S卩，AD301周围的构造是图4的类型I的构造。借助该构造，如图16A中所示，包括AD301 的虚线部分处于高阻抗状态。在这种情况下，等效地，如图16B中所示，差分放大器AD301 和耦合至AD301的变压器的初级线圈LD311和LD312的部分无效，且基本上仅保留次级线圈LD321。差分放大器AD302处于操作状态且其输出经由变压器TR302的初级线圈LD313 和LD314磁耦合至次级线圈LD322并提供至负载Rl。以此方式，差分放大器AD301的寄生电容以及⑶301不会对差分放大器AD302的操作产生大的影响。但是因为次级线圈LD321 保留，因此需要考虑LD321的影响进行输出阻抗匹配。
图17A是示出在高出模式下操作图15的高频功率放大器的情况的状态的电路图。 图17B是图17A的基本等效电路的电路图。在高输出模式下，AD302的MOSFET的差分对被设置为截止状态。差分对变为“关断电容” CP303和CP304处于差分输出端和VSS之间的等效电路。因为AD302是用于低输出模式的差分放大器，因此“关断电容” CP303和CP304 以及用于阻抗调整的电容⑶302小于用于高输出模式的AD301的“关断电容”(图16中的 CP301和CP302)以及电容CD301。因此，如图17A中所示，包括差分放大器AD302的虚线部分进入高阻抗状态。
如上所述，AD302的“关断电容”CP303和CP304以及电容⑶302的电容值较小，且该部分处于高阻抗状态。因此，如图17B中所示，作为等效电路，高阻抗部分和耦合至高阻抗部分的变压器的初级线圈LD313和LD314的部分无效，且基本上仅保留次级线圈LD322。 差分放大器AD302处于操作状态，且其输出经由变压器TR301的初级线圈LD311和LD312磁耦合至TR301的次级线圈LD322并提供至负载R1。以此方式，差分放大器AD302的“关断电容”以及⑶302不会对差分放大器AD301的操作产生大的影响。但是因为次级线圈LD322 保留，因此需要考虑LD322的影响进行输出阻抗匹配。
如上所述显而易见的是，根据第四实施例，在高输出模式和低输出模式下，与图2 中所示情况相比，可降低处于非操作状态的差分放大器的影响。因此，可使处于各个模式下的功率放大器的效率和增益进一步提高。以类似于图7中所示情况的方式，采用了通过利用AD302的晶体管尺寸较小的事实而不在AD302 —侧提供图4的阻抗校正块MBKl的构造。 但是显然，也可提供该块。
第五实施例
多功率模式下的高频功率放大装置的电路构造和操作(类型3[1])
图18是示出根据本发明的第五实施例的高频功率放大装置的构造示例的电路图。图18中所示的高频功率放大装置具有两个差分放大器AD401和AD402以及两个变压器TR401和TR402。TR401的初级线圈具有两个线圈LD411和LD412经由中间抽头串联耦合的构造。类似地，TR402的初级线圈具有两个线圈LD413和LD414经由中间抽头串联耦合的构造。电源电压VDD提供至中间抽头。
AD401的差分输出耦合至变压器TR401的初级线圈LD411和LD412，且进一步磁耦合至TR401的次级线圈LD421。AD402的差分输出耦合至变压器TR402的初级线圈LD413 和LD414，且进一步磁耦合至TR402的次级线圈LD422。次级线圈LD421和LD422串联耦合并耦合在负载Rl的一端和接地电源电压VSS之间。用于阻抗调整的电容CD403耦合在串联耦合的LD421和LD422的两端之间。作为AD401的部件的晶体管的栅极宽度(或发射极面积)大于作为AD402的部件的晶体管的栅极宽度。
变压器TR401的初级线圈和次级线圈之间的匝数比(K/L)小于变压器TR402的初级线圈和次级线圈之间的匝数比(M/N)，这反映了 AD401和AD402的输出阻抗之间的差异。 电容⑶401耦合在AD401的差分输出之间，电容⑶401还并联耦合开关S401。电容⑶402 耦合在AD402的差分输出之间，且还耦合开关S402。在高输出模式下，AD401处于操作状态,且AD402处于非操作状态。在低输出模式下，AD402处于操作状态,且AD401处于非操作状态。作为差分放大器AD401和AD402的部件的晶体管可以是M0SFET、复合FET、双极晶体管等等。差分放大器的内部电路都可以是简单的晶体管差分对或通过将多个晶体管组合为差分对而获得的电路。
图19A是示出在高输出模式下操作图18的高频功率放大装置的情况的状态的电路图。图19B是图19A的基本等效电路的电路图。以下将说明由MOSFET差分对构成差分放大器AD401和AD402的情况作为示例。在这种情况下，构成AD401的MOSFET的栅极宽度大于构成AD402的MOSFET的栅极宽度。在高输出模式下，AD402的MOSFET的差分对被设置为截止状态。差分对变为“关断电容”CP403和CP404处于差分输出端和VSS之间的等效电路。控制开关S402接通，开关S401断开，且AD402的差分输出被短路。因此，如图19A中所示，包括AD402的虚线部分处于低阻抗状态。S卩，AD402周围的构造是图6的类型3的构造。
在这种情况下，如图19B中所示，等效地，在TR402理想化且其组合倍增系数K=I 时，次级线圈LD422被短路并与电路无效。差分放大器AD401处于操作状态，且其输出经由变压器TR401的初级线圈LD411和LD412磁耦合至TR401的次级线圈LD421并提供至负载 R1。如上所述，差分放大器AD402的“关断电容”以及⑶402不会对差分放大器AD401的操作产生大的影响。
此外，在第五实施例中，与图3中的情况相比，可获得以下效果。即，因为差分放大器AD402中的晶体管截止，所以在耦合至变压器TR402的初级线圈LD413和LD414的中间抽头的电源电压VDD与VSS之间没有DC耦合。因此，可避免由VDD和VSS之间的直通电流造成的功耗增加，这是图3的情况下可能存在问题。还具有的效果在于不再需要防止直通电流的电源的电压控制。此外，与第四实施例 中所述的图17B的情况相比，等效地，次级线圈(图18中的LD422，其对应于图17中的LD322)消失。因此，可有助于实现输出阻抗调整。
图20A是示出在低输出模式下操作图18的高频功率放大器的情况的状态的电路图。图20B是图20A的基本等效电路的电路图。在低输出模式下，AD401的MOSFET的差分对被设置为截止状态。差分对变为“关断电容” CP401和CP402处于差分输出端和VSS之间的等效电路。控制开关S401接通，控制开关S402断开，且AD401的差分输出被短路。因此，如图20A中所示，包括AD401的虚线部分处于低阻抗状态。S卩，AD401周围的构造是图6 的类型3的构造，与AD402周围的部分相同。
在这种情况下，差分放大器AD401的差分输出以及耦合至差分输出的变压器 TR401的初级线圈LD411和LD412的两端都被短路。因此，在TR401理想化且其组合倍增系数K=I时，次级线圈LD421被短路，并如图20A中所示与电路无效。差分放大器AD402处于操作状态，且其输出经由变压器TR402的初级线圈LD413和LD414磁耦合至TR401的次级线圈LD422并提供至负载R1。如上所述，差分放大器AD401的“关断电容”以及电容⑶401 不会对差分放大器AD402的操作产生大的影响。
以类似于上述高输出模式的方式，差分放大器AD401中的晶体管截止，使得在耦合至变压器TR401的初级线圈LD411和LD412的中间抽头的电源电压VDD与VSS之间没有 DC耦合。因此，可避免伴随直通电流出现的功耗增加，在图3的情况下这可能存在问题。还具有的效果在于不再需要防止直通电流的电源的电压控制。此外，与图16B的情况相比，可有助于实现输出阻抗调整。
多功率模式下的高频功率放大装置的电路构造和操作(类型3[1])
图21是示出图18的高频功率放大装置的示意性布局示例的平面图。该图中附图标记所表示部分的名称与图18中所示相同。TP401表示变压器TR401的初级线圈LD411和 LD412的中间抽头，且TP402表示TR402的初级线圈LD413和LD414的中间抽头。VDD提供至中间抽头。SC401表示构成差分放大器AD401的MOSFET的差分对的公共源极线。SC402 表示构成差分放大器AD402的MOSFET的差分对的公共源极线。VSS提供至公共源极线。 G401和G402是AD401中的MOSFET差分对的栅极输入线(差分输入线)，且G403和G404是 AD402中的MOSFET差分对的栅极输入线(差分输入线)。
在这种构造中，例如通过MM (金属-绝缘体-金属)结构实现各个电容⑶401、 ⑶402和⑶403。变压器TR401具有由LD411和LD412制成的初级线圈以及次级线圈LD421。 变压器TR402具有由LD413和LD414制成的初级线圈以及次级线圈LD422。两个变压器的各个初级线圈都具有一匝。TR401的初级线圈具有中间抽头TP401，且TR402的初级线圈具有中间抽头TP402。TR401的次级线圈LD421具有两匝，且TR402的次级线圈LD422具有一匝。次级线圈彼此串联耦合，一端耦合至VSS而另一端耦合至负载R1。各个线圈例如都由金属膜导线形成且通过所谓的片上电感器结构实现。
电容⑶403耦合在串联耦合的初级线圈LD421和LD422的两端之间。开关S401、 电容⑶401以及由LD411和LD412制成的变压器TR401的初级线圈并联耦合至AD401的差分输出。开关S402、电容⑶402以及由LD413和LD414制成的变压器TR402的初级线圈并联耦合至AD402的差分输出。如上所述，图18的高频功率放大装置可通过如图21所能理解的单个半导体芯片实现，且因此可实现高频功率放大装置的尺寸降低。
根据第五实施例，在所有的高输出模式、中输出模式以及低输出模式下，可以使处于非操作状态的差分放大器的影响小于图2中所示的情况，且功耗可以比图3中所示情况降低得更多。与图16和17中所示情况相比，也可有助于实现输出阻抗匹配。因此，与图2 和3中所示情况相比，可提高各个模式下功率放大器的效率和增益。
第六实施例
多功率模式下的高频功率放大装置的电路构造和操作(类型I [3])
图22是示出根据本发明的第六实施例的高频功率放大装置的构造示例的电路图。图22中所示的高频功率放大装置具有三个差分放大器AD501、AD502和AD503以及由三个初级线圈和一个次级线圈构成的变压器TR501。图22的构造示例与第二实施例中描述的的图7中的构造示例不同之处在于差分放大器的数量增加了一个。差分放大器AD501、 AD502和AD503分别用于高输出模式、中输出模式以及低输出模式。变压器TR501中的三个初级线圈中的一个由两个线圈LD511和LD512构成，另一个由两个线圈LD513和LD514 构成，且剩下的一个也由两个线圈LD515和LD516构成。LD511经由中间抽头串联耦合至 LD512。类似地，LD513经由中间抽头耦合至LD514，且LD515经由中间抽头耦合至LD516。 电源电压VDD提供至各个中间抽头。
TR501的三个初级线圈都磁耦合至公共次级线圈LD521。差分放大器AD501、AD502 和AD503的每一个都例如由MOSFET的差分对构成，且差分放大器的栅极宽度之间具有 AD501>AD502>AD503的关系。AD501的差分输出耦合至初级线圈LD511和LD512，AD502的差分输出耦合至初级线圈LD513和LD514，且AD503的差分输出耦合至初级线圈LD515和LD516。初级线圈LD511和LD512与次级线圈LD521的匝数比L/N、初级线圈LD513和LD514 与次级线圈LD521的匝数比L/N，以及初级线圈LD515和LD516与次级线圈LD521的匝数比M/N满足K/N ( L/N ( M/N的关系，其中反映了 AD501、AD502和AD503的输出阻抗之间的差异。
电容⑶501耦合在AD501的差分输出之间，电容⑶502耦合在AD502的差分输出之间，且电容⑶503耦合在AD503的差分输出之间。电感器L501、开关S501以及电感器L502 也串联耦合在AD501的差分输出之间。类似地，电感器L503、开关S502以及电感器L504也串联耦合在AD502的差分输出之间。电感器L501和L502具有相同的电感值，且类似地，电感器L503和L504具有相同的电感值。次级线圈LD521的一端耦合至VSS，且另一端耦合至负载Rl。电容⑶504耦合在LD521的两端之间。
在高输出模式下，开关S501断开，开关S502接通，AD502和AD503处于非操作状态 (晶体管截止)，且AD501处于操作状态。在中输出模式下，开关S501接通，开关S502断开， AD501和AD503处于非操作状态(晶体管截止)，且AD502处于操作状态。在低输出模式下， 开关S501和S502都接通，AD501和AD502处于非操作状态(晶体管截止)，且AD503处于操作状态。L501、L502、L503和L504的电感值设置为抵消截止的MOSFET的电容和用于阻抗调整的电容的导纳之和的值，如参考图4 (类型I)所述的。因此，以类似于图7中的情况的方式，在非操作状态下用于其他模式的差分放大器的“关断电容”和用于阻抗调整的电容不会对各个模式下的差分放大器的操作产生大的影响。
根据第六实施例，在所有高输出模式、中输出模式以及低输出模式下，与上述图2 的情况相比，处于非操作状态的差分放大器的影响可以被减小。因此，可进一步提高各个模式下的功率放大器的效率和增益。以类似于图7的情况的方式，利用AD503的晶体管尺寸较小的事实，采用不在AD503 —侧提供图4的阻抗校正块MBKl的构造。但是显然，也可提供该块。
第七实施例
多功率模式下的高频功率放大装置的电路构造和操作(类型I [4])
图23是示出根据本发明的第七实施例的高频功率放大装置的构造示例的电路图。图23中所示的高频功率放大装置具有三个差分放大器AD601、AD602和AD603以及三个变压器TR601、TR602和TR603。图23的构造示例与第四实施例中描述的图15中的构造不例的不同之处在于差分放大器的数量增加了一个。差分放大器AD601、AD602和AD603分别用于高输出模式、中输出模式以及低输出模式。TR601的初级线圈由经由中间抽头串联耦合的两个线圈LD611和LD612构成。类似地，TR602的初级线圈由经由中间抽头串联耦合的两个线圈LD613和LD614构成。TR603中的初级线圈由经由中间抽头串联耦合的两个线圈LD615和LD616构成。电源电压VDD提供至各个中间抽头。
差分放大器AD601、AD602和AD603的每一个都例如由MOSFET的差分对构成，且差分放大器的栅极宽度之间具有AD601>AD602>AD603的关系。AD601的差分输出耦合至变压器TR601的初级线圈LD611和LD612并磁耦合至TR601的次级线圈LD621。AD602的差分输出耦合至变压器TR602的初级线圈LD613和LD614并磁耦合至TR602的次级线圈LD622。 AD603的差分输出耦合至变压器TR603的初级线圈LD615和LD616并磁耦合至TR603的次级线圈LD623。
TR601的初级线圈与次级线圈的匝数比(K/N)、TR602的初级线圈与次级线圈的匝数比(L/N)，以及TR603的初级线圈与次级线圈的匝数比(M/N)满足K/N彡L/N彡M/N的关系，其中反映了 AD601、AD602和AD603的输出阻抗之间的差异。TR601、TR602和TR603 的次级线圈LD621、LD622和LD623串联耦合，串联耦合的一端耦合至接地电源电压VSS且另一端耦合至负载R1。电容⑶604耦合至LD621、LD622和LD623的串联耦合的两端。电容⑶601耦合在AD601的差分输出之间，电容⑶602耦合在AD602的差分输出之间且电容 ⑶603耦合在AD603的差分输出之间。电感器L601、开关S601以及电感器L602也串联耦合在AD601的差分输出之间。类似地，电感器L603、开关S602以及电感器L604也串联耦合在AD602的差分输出之间。电感器L601和L602具有相同的电感值，且电感器L603和L604 具有相同的电感值。
在高输出模式下，开关S601断开，开关S602接通，AD602和AD603处于非操作状态 (晶体管截止)，且AD601处于操作状态。在中输出模式下，开关S601接通，开关S602断开， AD601和AD603处于非操作状态(晶体管截止),且AD602处于操作状态。在低输出模式下， 开关S601和S602都接通，AD601和AD602处于非操作状态(晶体管截止)，且AD603处于操作状态。L601、L602、L603和L604的电感值被设置为抵消截止的MOSFET的电容和用于阻抗调整的电容的导纳之和的值，如参考图4 (类型I)所述的。因此，以类似于图15的情况的方式，在非操作状态下用于其他模式的差分放大器的“关断电容”和用于阻抗调整的电容不会对各个模式下的差分放大器的操作产生大的影响。
根据第七实施例,在所有高输出模式、中输出模式以及低输出模式下,与图2所述的情况相比，处于非操作状态的差分放大器的影响可以被减小。因此，可进一步提高各个模式下的功率放大器的效率和增益。以类似于图7的情况的方式，利用AD603的晶体管尺寸较小的事实，采用不在AD603 —侧提供图4的阻抗校正块MBKl的构造。但是显然，也可提供该块。
第八实施例
多功率模式下的高频功率放大装置的电路构造和操作(类型3 [2])
图24是示出根据本发明的第八实施例的高频功率放大装置的构造示例的电路图。图24中所示的高频功率放大装置具有三个差分放大器AD701、AD702和AD703以及三个变压器TR701、TR702和TR703。图24的构造示例与第五实施例中描述的图18的构造示例的不同之处在于差分放大器的数量增加了一个。差分放大器AD701、AD702和AD703分别用于高输出模式、中输出模式以及低输出模式。TR701的初级线圈由经由中间抽头串联耦合的两个线圈LD711和LD712构成。类似地，TR702的初级线圈由经由中间抽头串联耦合的两个线圈LD713和LD714构成。TR703中的初级线圈由经由中间抽头串联耦合的两个线圈 LD715和LD716构成。电源电压VDD提供至各个中间抽头。
差分放大器AD701、AD702和AD703的每一个都例如由MOSFET的差分对构成，且差分放大器的栅极宽度之间具有AD701>AD702>AD703的关系。AD701的差分输出耦合至变压器TR701的初级线圈LD711和LD712并磁耦合至TR701的次级线圈LD721。AD702的差分输出耦合至变压器TR702的初级线圈LD713和LD714并磁耦合至TR702的次级线圈LD722。 AD703的差分输出耦合至变压器TR703的初级线圈LD715和LD716并磁耦合至TR703的次级线圈LD723。TR701的初级线圈与次级线圈的匝数比(K/N)、TR702的初级线圈与次级线圈的匝数比(L/N)，以及TR703的初级线圈与次级线圈的匝数比(M/N)满足K/N彡L/N彡M/ N的关系，其中反映了 AD701、AD702和AD703的输出阻抗之间的差异。
TR701、TR702和TR703的次级线圈LD721、LD722和LD723串联耦合，串联耦合的一端耦合至接地电源电压VSS且另一端耦合至负载R1。电容⑶704耦合至LD721、LD722 和LD723的串联耦合的两端。电容⑶701耦合在AD701的差分输出之间，电容⑶702耦合在AD702的差分输出之间且电容⑶703耦合在AD703的差分输出之间。开关S701也串联耦合在AD701的差分输出之间。类似地，开关S702也耦合在AD702的差分输出之间。开关 S703也耦合在AD703的差分输出之间。
在高输出模式下，开关S701断开，开关S702和S703接通，AD702和AD703处于非操作状态(晶体管截止)，且AD701处于操作状态。在中输出模式下，开关S702断开，开关 S701和S703接通，AD701和AD703处于非操作状态(晶体管截止)，且AD702处于操作状态。 在低输出模式下，开关S703断开，开关S701和S702都接通，AD701和AD702处于非操作状态(晶体管截止)，且AD703处于操作状态。借助上述操作，以类似于图18的情况等的方式， 在非操作状态下用于其他模式的差分放大器的“关断电容”和用于阻抗调整的电容不会对相应模式下的差分放大器的操作产生大的影响。
根据第八实施例,在所有的高输出模式、中输出模式以及低输出模式下,与上述图 2的情况相比，处于非操作状态的差分放大器的影响可以被减小。功耗可比图3的情况降低得更多。此外，还如参考图18等所述，还可有助于实现输出阻抗匹配。因此，各个模式下的功率放大器的效率和增益可以比图2和3的情况增加的更多。
第九实施例
多功率模式下的高频功率放大装置的电路构造和操作(类型I [5])
图25是示出根据本发明的第九实施例的高频功率放大装置的构造示例的电路图。图25中所示的高频功率放大装置具有三个差分放大器AD801、AD802和AD803以及两个变压器TR801和TR802。TR801具有一个初级线圈和一个次级线圈，且TR802具有两个初级线圈和一个次级线圈。TR801的初级线圈具有两个线圈LD811和LD812经由中间抽头串联耦合并磁耦合至次级线圈LD821的构造。TR802的两个初级线圈中的一个具有两个线圈LD813和LD814经由中间抽头串联耦合的构造，且另一个初级线圈具有两个线圈LD815 和LD816经由中间抽头串联耦合的构造。TR802的两个初级线圈都磁耦合至公共次级线圈 LD822。电源电压VDD提供至各个中间抽头。
差分放大器AD801、AD802和AD803分别用于高输出模式、中输出模式以及低输出模式。差分放大器AD8 01、AD802和AD803的每一个都例如由MOSFET的差分对构成，且差分放大器的栅极宽度之间具有AD801>AD802>AD803的关系。AD801的差分输出耦合至TR801 的初级线圈LD811和LD812并磁耦合至TR801的次级线圈LD821。AD802的差分输出耦合至初级线圈之一、TR802的LD813和LD814，AD803的差分输出耦合至另一初级线圈、TR802的 LD815和LD816，且这两个初级线圈并联磁耦合至次级线圈LD822。TR801的初级线圈与次级线圈的匝数比(J/K)、TR802的初级线圈与次级线圈的匝数比(L/N)，以及另一匝数比(M/ N)满足J/K ( L/N ( M/N的关系，其中反映了 AD801、AD802和AD803的输出阻抗之间的差巳
变压器TR801和TR802的次级线圈LD821和LD822彼此串联耦合，串联耦合的一CN 102983821 A书明说19/29 页端耦合至接地电源电压VSS且另一端耦合至负载Rl。电容⑶804耦合至LD821和LD822的串联耦合的两端。电容⑶801耦合在AD801的差分输出之间，电容⑶802耦合在AD802的差分输出之间且电容⑶803耦合在AD803的差分输出之间。电感器L801、开关S801以及电感器L802串联耦合在AD801的差分输出之间。类似地，电感器L802、开关S802以及电感器 L804串联耦合在AD802的差分输出之间。
在高输出模式下，开关S801断开，开关S802接通，AD802和AD803处于非操作状态 (晶体管截止)，且AD801处于操作状态。在中输出模式下，开关S801接通，开关S802断开， A D801和AD803处于非操作状态(晶体管截止)，且AD802处于操作状态。在低输出模式下， 开关S801和S802都接通，AD801和AD802处于非操作状态(晶体管截止)，且AD803处于操作状态。L801、L802、L803和L804的电感值设置为抵消截止的MOSFET的电容和用于阻抗调整的电容的导纳之和的值，如参考图4 (类型I)所述的。因此，如参考图4等所述，在非操作状态下用于其他模式的差分放大器的“关断电容”和用于阻抗调整的电容不会对相应模式下的差分放大器的操作产生大的影响。
根据第九实施例，在所有的高输出模式、中输出模式以及低输出模式下，与上述图 2的情况相比，处于非操作状态的差分放大器的影响可以被减小。因此，可进一步提高各个模式下的功率放大器的效率和增益。以类似于图7的情况的方式，利用AD803的晶体管尺寸较小的事实，采用不在AD803 —侧提供图4的阻抗校正块MBKl的构造。但是显然，也可提供该块。
第十实施例
多功率模式下的高频功率放大装置的电路构造和操作(类型I [6])
图26是示出根据本发明的第十实施例的高频功率放大装置的构造示例的电路图。图26中所示的高频功率放大装置具有三个差分放大器AD901、AD902和AD903以及两个变压器TR901和TR902。TR901具有两个初级线圈和一个次级线圈，且TR902具有一个初级线圈和一个次级线圈。TR901的两个初级线圈中的一个具有经由中间抽头串联耦合的两个线圈LD911和LD912，且另一初级线圈具有经由中间抽头串联耦合的两个线圈LD913和 LD914的构造。TR901的两个初级线圈都磁耦合至公共次级线圈LD921。TR902的初级线圈具有经由中间抽头串联耦合的两个线圈LD915和LD916且磁耦合至次级线圈LD922的构造。电源电压VDD提供至各个中间抽头。
差分放大器AD901、AD902和AD903分别用于高输出模式、中输出模式以及低输出模式。差分放大器AD901、AD902和AD903的每一个都例如由MOSFET的差分对构成，且差分放大器的栅极宽度具有AD901>AD902>AD903的关系。AD901的差分输出耦合至一个初级线圈、TR901的LD911和LD912，AD902的差分输出耦合至另一个初级线圈LD913和LD914， 且该两个初级线圈都并联磁耦合至次级线圈LD921。AD903的差分输出耦合至由TR902的 LD915和LD916构成的初级线圈并磁耦合至次级线圈LD922。作为TR901的初级线圈与次级线圈之间的一个匝数比的匝数比(J/N)、另一匝数比(K/N)，以及TR902的初级线圈和次级线圈的匝数比(L/M)具有J/N ( K/N ( L/M的关系，其中反映了 AD901、AD902和AD903 的输出阻抗之间的差异。
TR901和TR902的次级线圈LD921和LD922彼此串联耦合，串联耦合的一端耦合至地电源电压VSS且另一端耦合至负载Rl。电容⑶904耦合至LD921和LD922的串联耦合的24两端。电容CD901耦合在AD901的差分输出之间，电容CD902耦合在AD902的差分输出之间，且电容⑶903耦合在AD903的差分输出之间。电感器L901、开关S901以及电感器L902 串联耦合在AD901的差分输出之间。类似地，电感器L902、开关S903以及电感器L904串联耦合在AD902的差分输出之间。
在高输出模式下，开关S901断开，开关S902接通，AD902和AD903处于非操作状态 (晶体管截止)，且AD901处于操作状态。在中输出模式下，开关S901接通，开关S902断开， AD901和AD903处于非操作状态(晶体管截止)，且AD902处于操作状态。在低输出模式下， 开关S901和S902都接通，AD901和AD902处于非操作状态(晶体管截止)，且AD903处于操作状态。L901、L902、L903和L904的电感值设置为抵消截止的MOSFET的电容和用于阻抗调整的电容的导纳之和的值，如参考图4所述。因此，如参考图4等所述，在非操作状态下用于其他模式的差分放大器的“关断电容”和用于阻抗调整的电容不会对相应模式下的差分放大器的操作产生大的影响。
如上所述,根据第十实施例，在所有的高输出模式、中输出模式以及低输出模式下，与上述图2的情况相比，处于非操作状态的差分放大器的影响可以被减小。因此，可进一步提高各个模式下的功率放大器的效率和增益。以类似于图7的情况的方式，利用AD903 的晶体管尺寸较小的事实，采用不在AD903 —侧提供图4的阻抗校正块MBKl的构造。但是显然，也可提供该块。
第H^一实施例、
多功率模式下的高频功率放大装置的电路构造和操作(类型I +类型3 [I])
图27是示出根据本发明的第十一实施例的高频功率放大装置的构造示例的电路图。图27中所示的高频功率放大装置是第九实施例中所述的图25的构造示例的改型。 高频功率放大装置具有三个差分放大器ADaOl、ADa02和ADa03以及两个变压器TRaOl和 TRa02。TRaOl具有一个初级线圈和一个次级线圈，且TRa02具有两个初级线圈和一个次级线圈。TRaOl的初级线圈具有两个线圈LDall和LDal2经由中间抽头串联耦合并磁耦合至次级线圈LDa21的构造。TRa02的两个初级线圈中的一个具有两个线圈LDal3和LDal4经由中间抽头串联耦合的构造。另一个初级线圈具有两个线圈LDal5和LDal6经由中间抽头串联耦合的构造。TRa02的两个初级线圈都磁耦合至公共次级线圈LDa22。电源电压VDD 提供至各个中间抽头。
差分放大器ADaOl、ADaO2和ADa03分别用于高输出模式、中输出模式以及低输出模式。差分放大器ADa01、ADa02和ADa03的每一个都例如由MOSFET的差分对构成，且差分放大器的栅极宽度具有ADa01>ADa02>ADa03的关系。ADaOl的差分输出耦合至由TRaOl的 LDall和LDal2构成的初级线圈并磁耦合至TRaOl的次级线圈LDa21。ADa02的差分输出耦合至由TRa02的LDal3和LDal4构成的一个初级线圈。ADa03的差分输出耦合至由TRa02 的LDal5和LDal6构成的另一初级线圈。该两个初级线圈都并联磁耦合至次级线圈LDa22。 TRaOl的初级线圈与次级线圈之间的匝数比(J/K)、作为TRa02的初级线圈和次级线圈的一个匝数比的匝数比(L/N)，以及另一匝数比(M/N)具有J/K ( L/N ( M/N的关系，其中反映了 ADaOl、ADa02和ADa03的输出阻抗之间的差异。
变压器TRaOl和TRa02的次级线圈LDa21和LDa22彼此串联耦合，串联耦合的一端耦合至地电源电压VSS且另一端耦合至负载Rl。电容⑶a04耦合至LDa21和LDa22的串联耦合的两端。电容OTaOl耦合在ADaOl的差分输出之间，电容⑶a02耦合在ADa02的差分输出之间且电容CDa03耦合在ADa03的差分输出之间。与图25中所示的构造示例不同，开关SaOl耦合在ADaOl的差分输出之间。电感器1^01、开关5&03以及电感器La02构成的串联耦合电路和开关Sa02并联耦合在ADa02的差分输出之间。
在高输出模式下，开关SaOl断开，开关Sa02接通，ADa02和ADa03处于非操作状态 (晶体管截止)，且ADaOl处于操作状态。在该状态下，开关Sa03可以接通，或在某些情况下断开。即，在该模式下，ADa02周围的部分具有图6的类型3的构造。因此，在组合倍增系数 K=I的情况下，可认为TRa02的次级线圈LDa22被短路。在中输出模式下，开关SaOl接通， 开关Sa02和Sa03断开，ADaOl和ADa03处于非操作状态(晶体管截止)，且ADa02处于操作状态。即，在该模式下，ADaOl周围的构造具有图6的类型3的构造。因此，在组合倍增系数K=I的情况下，可认为TRaOl的次级线圈LDa21被短路。
在低输出模式下，开关SaOl和Sa03都接通，ADaOl和ADa02处于非操作状态(晶体管截止)，且ADa03处于操作状态。LaOl和La02的电感值设置为抵消截止的MOSFET的电容和用于阻抗调整的电容的导纳之和的值，如参考图4 (类型I)所述的。以此方式，在该模式下，ADaOl周围的部分具有图6的类型3的构造且ADa02周围的部分具有图4的类型I的构造。因此，可等效地认为LDa21被短路且由LDal3和LDal4构成的初级线圈中的一个不存在。因此，如参考图4等所述，在非操作状态下用于其他模式的差分放大器的“关断电容” 和用于阻抗调整的电容不会对相应模式下的差分放大器的操作产生大的影响。如参考图6 所述，也不会发生功耗问题。此外，可适当执行控制以使次级线圈LDa21和LDa22短路。因此，如参考图18等所述，可有助于实现输出阻抗匹配。
如上所述,根据第^ 实施例，在所有的高输出模式、中输出模式以及低输出模式下，处于非操作状态的差分放大器的影响可以比图2的情况降低得更多，且功耗可以比图3 的情况降低得更多。此外，还如参考图18等所述，还可有助于实现输出阻抗匹配。因此，与图2和3的情况相比，每种模式下的功率放大器的效率和增益可以提高得更多。
第十二实施例
多功率模式下的高频功率放大装置的电路构造和操作(类型I +类型3[2])
图28是示出根据本发明的第十二实施例的高频功率放大装置的构造示例的电路图。图28中所示的高频功率放大装置是第十实施例中所述的图26的构造示例的改型。高频功率放大装置具有三个差分放大器ADbOl、ADb02和ADb03以及两个变压器TRbOl和TRb02。 TRbOl具有两个初级线圈和一个次级线圈，且TRb02具有一个初级线圈和两个次级线圈。
TRbOl的初级线圈中的一个具有两个线圈LDbll和LDbl2经由中间抽头串联耦合且另一初级线圈具有两个线圈LDb 13和LDb 14经由中间抽头串联耦合的构造。TRbOI的两个初级线圈都磁耦合至公共次级线圈LDb21。TRb02的初级线圈具有两个线圈LDbl5和LDbl6 经由中间抽头串联耦合且磁耦合至LDb22的构造。电源电压VDD提供至各个中间抽头。
差分放大器ADbOl、ADbO2和ADb03分别用于高输出模式、中输出模式以及低输出模式。差分放大器ADb01、ADb02和ADb03的每一个都例如由MOSFET的差分对构成，且差分放大器的栅极宽度具有ADb01>ADb02>ADb03的关系。ADbOl的差分输出耦合至由TRbOl的 LDbll和LDbl2构成的一个初级线圈，ADb02的差分输出耦合至由TRbOl的LDbl3和LDbl4 构成的另一初级线圈，且该两个初级线圈都并联磁耦合至次级线圈LDb21。ADb03的差分输出耦合至由TRb02的LDbl5和LDbl6构成的初级线圈并磁耦合至次级线圈LDb22。作为 TRbOl的初级线圈与次级线圈之间的一个匝数比的匝数比(J/N)、另一匝数比(K/N)，以及 TRb02的初级线圈和次级线圈的匝数比(L/M)具有J/N ( K/N ( L/M的关系，其中反映了 ADbOl、ADb02和ADb03的输出阻抗之间的差异。
变压器TRbOl和TRb02的次级线圈LDb21和LDb22彼此串联耦合，串联耦合的一端耦合至地电源电压VSS且另一端耦合至负载R1。电容⑶bOl耦合在ADbOl的差分输出之间，电容CDb02耦合在ADb02的差分输出之间，且电容CDb03耦合在ADb03的差分输出之间。此外，电感器LbOl、开关SbOl以及电感器Lb02串联耦合在ADbOl的差分输出之间。另外方面，与图26的构造示例不同，开关Sb02耦合在ADb02的差分输出之间。开关Sb03耦合在ADb03的差分输出之间。
在高输出模式下，开关SbOl和Sb02断开，开关Sb02接通，ADb02和ADb03处于非操作状态(晶体管截止)，且ADbOl处于操作状态。即，在该模式下，ADb03周围的部分具有图 6的类型3的构造。因此，在组合倍增系数K=I的情况下，可认为TRb02的次级线圈LDb22 被短路。关于ADb02，假设ADb02中的晶体管尺寸小于某一程度，且从初级线圈的LDbl3和 LDb 14 一侧向ADb02 —侧观察时的阻抗足够大。在这种情况下，可以认为初级线圈的LDbl3 和LDb 14基本上不存在。
在中输出模式下，开关SbOl和Sb03接通，开关Sb02断开，ADbOl和ADb03处于非操作状态(晶体管截止)，且ADb02处于操作状态。即，在该模式下，ADb03周围的构造具有图6的类型3的构造。因此，可认为TRb02的次级线圈LDb22被短路。LbOl和Lb02的电感值被设置为抵消截止的MOSFET的电容和用于阻抗调整的电容的导纳之和的值，如参考图4 (类型I)所述的。因此可等效地认为由LDbll和LDbl2构成的初级线圈不存在。
在低输出模式下，开关Sb02接通，开关Sb03断开，ADbOl和ADb02处于非操作状态(晶体管截止)，且ADb03处于操作状态。开关SbOl可以接通或在某些情况下断开。S卩，在该模式下，ADbOl周围的部分具有图6的类型3的构造，且因此可以认为TRbOl的次级线圈 LDb21被短路。因此，如参考图4所述，在非操作状态下用于其他模式的差分放大器的“关断电容”和用于阻抗调整的电容不会对相应模式下的差分放大器的操作产生大的影响。如参考图6所述，也不会发生功耗问题。此外，可适当执行控制以使次级线圈LDb21和LDb22 短路。因此，如参考图18等所述，可有助于实现输出阻抗匹配。
如上所述,根据第十二实施例,在所有的高输出模式、中输出模式以及低输出模式下，与图2的情况相比，处于非操作状态的差分放大器的影响可以被减小得更多，且功耗可以比图3的情况减小得更多。此外，还如参考图18等所述，还可有助于实现输出阻抗匹配。 因此，与图2和3中的情况相比，每种模式下的功率放大器的效率和增益可以被提高得更多。
多功率模式下的高频功率放大装置的布局(类型I +类型3[2])
图29是示出图28的高频功率放大装置的示意性布局示例的平面图。该图中附图标记表示的部分的名称与图28中所示的相同。TPbOl表示由变压器TRbOl的LDbll和 LDb12构成的一个初级线圈的中间抽头，且TPb02表示由TRbOl的LDbl3和LDbl4构成的另一初级线圈的中间抽头。TPb03表示由变压器TRb02的LDbl5和LDbl6构成的初级线圈的中间抽头。VDD提供至中间抽头。SCbOl表示构成差分放大器ADbOl和ADb02的MOSFET差分对的公共源极线，且SCb02表示构成差分放大器Adb03的MOSFET差分对的公共源极线。 VSS提供至公共源极线。GbOl和Gb02是ADbOl中的MOSFET差分对的栅极输入线(差分输入线)，Gb03和Gb04是ADb02中的MOSFET差分对的栅极输入线(差分输入线)，且Gb05和 Gb06是ADb03中的MOSFET差分对的栅极输入线(差分输入线)。
在这种构造中，例如通过MIM (金属-绝缘体-金属)结构实现电容⑶bOl、⑶b02、 ⑶b03和⑶b04的每一个。变压器TRbOl具有由LDbll和LDbl2构成的一个初级线圈和由 LDb13和LDbl4构成的另一初级线圈以及次级线圈LDb21。两个初级线圈并联布置在公共次级线圈LDb21附近且磁耦合至LDb21。由LDbll和LDbl2构成的初级线圈具有一匝，且由 LDb13和LDbl4构成的初级线圈具有两匝。变压器TRb02具有由LDbl5和LDbl6构成的初级线圈以及次级线圈LDb22。由LDbl5和LDbl6构成的初级线圈布置在次级线圈LDb22附近且磁耦合至LDb22。由LDbl5和LDbl6构成的初级线圈以及次级线圈LDb22每一个都具有一匝。在该示例中，图28中的匝数比(K/N)和(L/M)相同，且例如根据ADb02和ADb03的输出阻抗的差异调整⑶b02和⑶b03的电容值。
TRbOl的次级线圈LDb21和TRb02的次级线圈LDb22串联耦合，串联耦合的一端耦合至VSS而另一端耦合至负载R1。电容⑶b04耦合在LDb21和LDb22的串联耦合的两端之间。电感器LbOl、开关SbOl和电感器Lb02串联耦合在ADbOl的差分输出之间。电容 ⑶b01和由TRbOl的LDbll和LDbl2构成的一个初级线圈并联耦合在ADbOl的差分输出之间。开关Sb02和电容⑶b02并联耦合在ADb02的差分输出之间，且在ADb02的差分输出之间还并联耦合由LDbl3和LDbl4构成的TRbOl的另一初级线圈。电容⑶b03和由LDbl5和 LDb16构成的TRb02的初级线圈并联耦合在ADb03的差分输出之间。各个线圈例如都由金属膜导线形成并通过所谓的片上电感器结构实现。如上所述，如根据图29所能理解的，图 28的高频功率放大装置可通过单个半导体芯片实现。因此，可实现高频功率放大装置的尺寸降低。
第十三实施例
多带型高频功率放大装置的电路构造和操作
图30是示出根据本发明的第十三实施例的高频功率放大装置的构造示例的电路图。图30中所示的高频功率放大装置具有三个差分放大器ADcOl、ADc02和ADc03以及由三个初级线圈和一个次级线圈构成的变压器TRcOl。在上述实施例中，已经说明了多功率模式的高频功率放大装置，其根据输出电平的不同来切换多个差分放大器的操作/非操作状态。在第十三实施例中，将说明多带型的高频功率放大装置根据信号频率来切换多个差分放大器的操作/非操作状态。
差分放大器ADc01、ADc02和ADc03用于带I、带2和带3(频带带I〈带2〈带3)。 变压器TRcO I的三个初级线圈中的一个具有两个线圈LDc 11和LDc 12经由中间抽头串联耦合的构造。TRcOl的三个初级线圈中的另一个具有两个线圈LDcl3和LDcl4经由中间抽头串联耦合的构造。剩下的一个初级线圈具有两个线圈LDcl5和LDcl6经由中间抽头串联耦合的构造。三个初级线圈都磁耦合至TRcOl的公共次级线圈LDc21。电源电压VDD提供至中间抽头。
差分放大器ADcO I、ADc02和ADc03的每一个都例如由MOSFET的差分对构成。 ADcOl的差分输出耦合至由LDcll和LDcl2构成的初级线圈，ADc02的差分输出耦合至由LDc13和LDcl4构成的初级线圈，且ADc03的差分输出耦合至由LDcl5和LDcl6构成的初级线圈。由LDcll和LDcl2构成的初级线圈与次级线圈LDc21之间的匝数比表示为K/N， 由LDcl3和LDcl4构成的初级线圈与次级线圈LDc21之间的匝数比表示为L/N，且由LDcl5 和LDcl6构成的初级线圈与次级线圈LDc21之间的匝数比表示为M/N。电容OTcOl耦合在 ADcOl的差分输出之间，电容⑶c02耦合在ADc02的差分输出之间，且电容⑶c03耦合在 ADc03的差分输出之间。
此外，电感器LcOl、开关ScOl和电感器Lc02串联耦合在ADcOl的差分输出之间， 且开关Sc02和电容CcOl的串联耦合电路与上述串联耦合进行并联耦合。电感器Lc03、开关Sc03和电感器Lc04也串联耦合在ADc02的差分输出之间，且开关Sc04和电容Cc02的串联耦合电路与上述串联耦合进行并联耦合。电感器Lc05、开关Sc05和电感器Lc06也串联耦合在ADc03的差分输出之间，且开关Sc06和电容Cc03的串联耦合电路与上述串联耦合进行并联耦合。电感器LcOl和Lc02具有相同的电感值，电感器Lc03和Lc04具有相同的电感值，且电感器Lc05和Lc06具有相同的电感值。次级线圈LDc21的一端耦合至接地电源电压VSS，且另一端耦合至负载Rl。电容⑶c04耦合在LDc21的两端之间。
在带-1操作模式下，开关ScOl和Sc02断开，Sc03接通，Sc04断开，Sc05接通且 Sc06断开。差分放大器ADc02和ADc03处于非操作状态(晶体管截止)，且ADcOl处于操作状态。在带I的频带下，Lc03和Lc04的电感值被设置为抵消非操作状态的ADc02的电容和用于阻抗调整的电容⑶c02的导纳之和的值，如参考图4 (类型I)所述。类似地，在带I 的频带下，Lc05和Lc06的电感值被设置为抵消非操作状态的ADc03的电容和用于阻抗调整的电容⑶c03的导纳之和的值。
在带-2操作模式下，开关ScOl接通，Sc02断开，Sc03和Sc04断开，Sc05和Sc06 接通。差分放大器ADcOl和ADc03处于非操作状态(晶体管截止)，且ADc02处于操作状态。 在带2的频带下，LcOl和Lc02的电感值被设置为抵消非操作状态的ADcOl的电容和用 于阻抗调整的电容⑶cOl的导纳之和的值。在带2的频带下，设置Cc03的电容值使得Lc05/ Lc06和Cc03并联耦合的情况下的导纳抵消非操作状态的ADc03的电容和用于阻抗调整的电容⑶c03的导纳之和。即，因为如上所述利用带I的情况作为参考来设置Lc05和Lc06 的电感值，所以在带2的情况下(频带提高的情况下)，电感分量仅在量上增加。电感分量的增量由Cc03补偿。
在带-3操作模式下，开关Sc01、Sc02、Sc03和Sc04接通，Sc05和Sc06断开，差分放大器ADcOl和ADc02处于非操作状态(晶体管截止)，且ADc03处于操作状态。在带3的频带下，设置CcOl的电容值使得Lc01/Lc02和Cc03并联耦合的情况下的导纳抵消非操作状态的ADcOl的电容和用于阻抗调整的电容⑶cOl的导纳之和。在带3的频带下，设置Cc02 的电容值使得Lc03/Lc04和Cc02并联耦合的情况下的导纳抵消非操作状态的ADc02的电容和用于阻抗调整的电容⑶c02的导纳之和。
S卩，因为如上所述利用带2的情况作为参考来设置LcOl和Lc02的电感值，所以在带3的情况下(频带提高的情况下)，电感分量仅在量上增加。电感分量的增量由CcOl补偿。 类似地，因为如上所述利用带I的情况作为参考来设置Lc03/Lc04的电感值，所以在带3的情况下(频带提高的情况下)，电感分量仅在量上增加。因此，电感分量的增量由Cc02补偿。 因此，如参考图4所述，对于在各个带下操作差分放大器来说，处于非操作状态的用于其他带的差分放大器的电容以及用于阻抗调整的电容不会产生大的影响。
根据第十三实施例，在所有三种带下，与上述图2的情况相比，可降低非操作状态下差分放大器的影响。因此，可使在各个带功率放大器的效率和增益更高。通过适当加入电容分量来补偿伴随图4的阻抗校正块MBKl中的电感分量的频带的波动，可进一步降低非操作状态下的差分放大器的影响。虽然采用如下构造，即利用低频侧的带作为参考设置各个电感值，且在带变为高频侧的带的情况下，以电容分量进行补偿，但是例如各个电感值可利用高频侧的带作为参考来进行设置。在这种情况下，当带变为低频侧的带时，利用另一电感分量补偿不足的电感分量。但是，因为电感器的电路面积通常大于电容的电路面积，所以从电路面积方面考虑希望采用如图30中所示的补偿电容分量的构造。
第十四实施例
阻抗校正块的开关构造[I]
图31是示出包括在根据本发明的第十四实施例的高频功率放大装置中的阻抗校正块的开关的构造示例的电路图。图31示出一个示例，其中利用图4作为一个示例，差分放大器ADl由NMOS晶体管丽I和丽2的差分对构成，且阻抗校正块MBKl中的开关SI由 NMOS晶体管丽Si构成，该晶体管的源-漏通路耦合在电感器LI的一端和电感器L2的一端之间。偏置电压VG施加至丽Si的栅极。
在这种构造示例中，有两种通过偏置电压VG控制MNsl的导通/截止的状态的方法。在第一种控制方法中，固定电源电压VDD (例如3V)提供至变压器TRl的初级线圈LDl 和LD2的中间抽头。当丽Si导通时，例如6V施加作为偏置电压VG。当丽si截止时，例如 OV施加作为栅极电压VG。VDD经由初级线圈LDl和LD2以及电感器LI和L2施加至丽si 的源极和漏极。借助第一控制方法，VDD可以是固定电压且效果是容易获得控制。但是，必须施加大于VDD的电压作为偏置电压VG，且可能需要用于提供电压的电路。
在第二种控制方法中，提供至中间抽头的电源电压VDD是可变的。当MNsl导通时， 例如3V施加作为偏置电压VG。例如，OV施加作为VDD。当MNsl截止时，例如OV施加作为 VG。例如3V施加作为VDD。借助第二种控制方法，获得了不需要用于提供大于VDD的电压的电路的效果。但是，可能需要用于使VDD可变的电路。
阻抗校正块的开关构造[2]
图32是示出包括在根据本发明的第十四实施例的高频功率放大装置中的阻抗校正块的开关的构造示例的电路图。与图31不同，在图32中，电容C5耦合在NMOS晶体管丽si的源极和漏极中的一个与电感器LI的一端之间，且电容C6耦合在丽Si的源极和漏极中的另一个与电感器L2的一端之间。提供电容C5和C6用于阻断DC耦合。此外，从丽Si 的源极和漏极引出导线，且将源极电压VS施加至该导线。
在这种构造示例中，当丽Si导通时，例如3V施加作为偏置电压VG且OV施加作为源极电压VS。当丽Si断开时，例如OV施加作为VG且3V施加作为VS。该第三种控制方法产生的效果是不需要用于提供大于电源电压VDD的电压的电路以及用于使VDD可变的电路。但是，为了高度保证开关的接通/断开效果，希望使电容C5和C6的电容值较大，且由电容C5和C6占据的面积增大。电容C5和C6中每一个都例如通过MIM (金属-绝缘体-金属)结构实现。
通过利用上述开关结构和控制方法，可在半导体芯片上实现开关，该半导体芯片上形成有差分放大器等。为了该实现，根据需求从上述第一至第三控制方法中选择适当的控制方法。虽然已经说明了图4的类型I的构造作为示例，但是类似于图31和32的开关构造和控制方法也可应用至图5的类型2的构造和图6的类型3的构造。显然，开关构造和控制方法不限于第一至第三控制方法，而是可以例如利用PMOS晶体管而进行适当改变。
第十五实施例
无线通信系统的构造[I]
图33是示出根据本发明的第十五实施例的高频功率放大装置被应用到的无线通信系统的构造示例的框图。图33示出了通过单个带适于三种功率模式的无线通信系统中的包括天线的传输和接收部分的构造示例。图33中所示为输入巴伦(balun) BLU BL2和 BL3，差分放大器AD_1、AD_2和AD_3，变压器TR_1，隔离器ISl，双工器DPXl，带通滤波器 FT1，低噪声放大器LNAl以及天线ANT。
将第六至第十二实施例中所述的高频功率放大装置应用于由差分放大器么0_1至 AD_3以及变压器TR_1构成的部分。如各个实施例中所述，高输出模式、中输出模式以及低输出模式中的任一种中的功率从变压器TR_1输出，且输出功率经由隔离器IS1、双工器 DPXl和天线ANT传输。另一方面，通过天线ANT接收的波经由双工器DPXl和带通滤波器 FTl传输并被低噪声放大器LNAl放大。
无线通信系统的构造[2]
图34是示出根据本发明的第十五实施例的高频功率放大装置被应用到的无线通信系统的另一构造示例的框图。图34示出了在两个带的每一个中适于三种功率模式的无线通信系统中的包括天线的传输和接收部分的构造示例。图34中所示为输入巴伦BLl至 BL6、差分放大器AD_1至AD_6、变压器TR_1和TR_2、隔离器ISI和IS2、双工器DPXl和DPX2、 带通滤波器FTl和FT2、低噪声放大器LNAl和LNA2、天线ANT以及天线开关ANTSWl。
将第六至第十二实施例中所述的高频功率放大装置应用于由差分放大器八0_1至 AD_3以及变压器TR_1构成的部分和由差分放大器AD_4至AD_6以及变压器TR 2构成的部分中的每一个。由AD_1至AD_3以及TR_1构成的部分用于带1，且由AD_4至AD_6以及 TR_2构成的部分用于带2。天线开关ANTSWl将双工器DPXl和DPX2中任一个耦合至天线 ANT,由此切换带。各个带中的信号的传输/接收流类似于图33的情况。
无线通信系统的构造[3]
图35是示出根据本发明的第十五实施例的高频功率放大装置应用到的无线通信系统的另一构造示例的框图。图35示出了适于三种功率模式的无线通信系统中的包括天线的传输和接收部分的构造示例。图35中所示为输入巴伦BLl至BL3、差分放大器AD_1至 AD_3、变压器TR_1、隔离器IS1、带通滤波器FTl至FT3、低噪声放大器LNAl至LNA3、天线 ANT以及天线开关ANTSW2。
将第十三实施例中所述的高频功率放大装置应用于由差分放大器AD_1至AD_3以及变压器TR_1构成的部分。如第十三实施例中所述，带I至3中任一个中的功率都从TR_1 输出并经由隔离器ISl和天线ANT传输。根据带I至3中任一个通过天线开关ANTSW2选择由ANT接收的波的路径。波根据路径经由带通滤波器FTl至FT3的任何一个来传输，且在低噪声放大器LNAl至LNA3的任何一个中被放大。
如上所述，通过采用根据本实施例的高频功率放大装置，如图33至35中所示，在适于多带和/或多功率模式的无线通信系统中，可高效地朝向天线传输功率。通过采用变压器，可减少无线通信系统中的部件数量，且可降低无线通信系统的尺寸。
虽然本文已经基于实施例具体说明了发明人实现的本发明，但是本发明不限于上述实施例，而是在不脱离其要点的范围内可进行各种改变。
例如，虽然已经说明了采用类型I至3的典型的高频功率放大装置的构造示例，但是显然，本发明不限于上述示例，而是也可通过采用类型I至3中至少一种构成不同于上述装置的高频功率放大装置。例如，还能形成一种构造，其中通过采用如下获得的构造来组合类型2和3，即，将LD621并联耦合至图23中的LD622和LD623的串联耦合，将类型2的功能赋予AD601，且为AD602和AD603的每一个提供类型2和3的功能。例如，利用如图24中所示的构造，也可实现参考图30所述的多个带。此外，根据本发明的高频功率放大装置可应用于各种无线通信系统，包括手机、无线LAN、蓝牙(注册商标)以及UWB (超宽带)。
将如下归纳通过上述实施例的高频功率放大装置获得的特性构造。
(I)根据实施例的高频功率放大装置具有第一至第η (η是大于等于2的整数)差分放大器以及第一变压器，第一变压器具有第一至第η差分放大器的输出耦合到的第一至第η初级线圈，以及初级线圈磁耦合到的第一次级线圈，且电感器元件和开关元件串联耦合在至少一个差分放大器的差分输出之间(图4、7、22等)。
(2)根据实施例的高频功率放大装置具有第一至第η (η是大于等于 2的整数)差分放大器以及第一变压器，第一变压器具有第一至第η差分放大器的输出耦合到的第一至第η初级线圈，以及初级线圈磁耦合到的第一次级线圈，电感器元件和开关元件串联耦合在至少一个差分放大器的差分输出之间，且该串联耦合与串联耦合的电容和开关元件并联 (图 4、10 等)。
(3)根据上实施例的高频功率放大装置具有第一至第η (η是大于等于2的整数) 差分放大器以及第一至第η变压器，第一至第η差分放大器的输出耦合至第一至第η变压器的初级线圈，第一至第η变压器的次级线圈并联耦合，且电感器和开关元件串联耦合在至少一个差分放大器的差分输出之间(图5、12等)。
(4)根据实施例的高频功率放大装置具有第一至第η (η是大于等于2的整数)差分放大器以及第一至第η变压器，第一至第η差分放大器的输出耦合至第一至第η变压器的初级线圈，第一至第η变压器的次级线圈并联耦合，且电容和开关元件串联耦合在至少一个差分放大器的差分输出之间(图5、12、14等)。
(5)根据实施例的高频功率放大装置具有第一至第η (η是大于等于2的整数)差分放大器以及第一至第η变压器，第一至第η差分放大器的输出耦合至第一至第η变压器的初级线圈，第一至第η变压器的次级线圈串联耦合，且电感器和开关元件串联耦合在至少一个差分放大器的差分输出之间(图15、23等)。
(6)根据实施例的高频功率放大装置具有第一至第η (η是大于等于2的整数)差分放大器以及第一至第η变压器，第一至第η差分放大器的输出耦合至第一至第η变压器的初级线圈，第一至第η变压器的次级线圈串联耦合，电感器和开关元件串联耦合在至少一个差分放大器的差分输出之间且该串联耦合与串联耦合的电容和开关元件并联(图4、 15,23 等)。
(7)根据实施例的高频功率放大装置具有第一至第η (η是大于等于2的整数)差分放大器以及第一至第η变压器，第一至第η差分放大器的输出耦合至第一至第η变压器的初级线圈，第一至第η变压器的次级线圈串联耦合，且开关元件耦合在至少一个差分放大器的差分输出之间(图6、18、24等)。
(8)根据实施例的高频功率放大装置具有第一至第(m+n) (m和η都是大于等于I 的整数)差分放大器以及第一至第(η+1)变压器，第一变压器具有第一至第m差分放大器的输出耦合到的第一至第m初级线圈，以及初级线圈磁耦合到的第一次级线圈，第(m+1)至第 (m+n)差分放大器的(η个)输出分别耦合至第二至第(η+1)变压器的初级线圈，第一至第 (η+1)变压器的次级线圈并联耦合，且电感器和开关元件串联耦合在第一至第(m+n)差分放大器中至少一个的差分输出之间。这对应于例如通过将图25中的LD821和LD822之间的耦合变为并联耦合而获得的构造。
(9)根据实施例的高频功率放大装置具有第一至第(m+n) (m和η都是大于等于I 的整数)差分放大器以及第一至第(η+1)变压器，第一变压器具有第一至第m差分放大器的输出耦合到的第一至第m初级线圈，以及初级线圈磁耦合到的第一次级线圈，第(m+1)至第 (m+n)差分放大器的(η个)输出分别耦合至第二至第(η+1)变压器的初级线圈，第一至第 (η+1)变压器的次级线圈串联耦合，且电感器和开关元件串联耦合在第一至第m差分放大器中至少一个的差分输出之间(图25至28等)。
(10)在根据(9)中的实施例的高频功率放大装置的构造中，电感器和开关元件串联耦合在第(m+1)至第(m+n)差分放大器的至少一个的差分输出之间。
(11)在根据(9)中的实施例的高频功率放大装置的构造中，开关元件耦合在第一至第(m+n)差分放大器的至少一个的差分输出之间。
(12)在根据(9)中的实施例的高频功率放大装置的构造中，开关元件耦合在第 (m+1)至第(m+n)差分放大器的至少一个的差分输出之间。
(13)根据实施例的高频功率放大装置具有第一至第(m+n) (m和η都是大于等于 I的整数)差分放大 器以及第一和第二变压器，第一变压器具有第一至第m差分放大器的输出耦合到的第一至第m初级线圈，以及初级线圈磁耦合到的第一次级线圈，第二变压器具有第(m+1)至第(m+n)差分放大器的(η个)输出耦合到的第(m+1)至第(m+n)初级线圈，以及初级线圈磁耦合到的第二次级线圈，第一和第二变压器的次级线圈并联耦合，且电感器和开关元件串联耦合在第一至第(m+n)差分放大器中至少一个的差分输出之间。这对应于例如通过提供图7中的两组构造并在该构造中并联耦合两个初级线圈而获得的构造。
(14)根据实施例的高频功率放大装置具有第一至第(m+n) (m和η都是大于等于 I的整数)差分放大器以及第一和第二变压器，第一变压器具有第一至第m差分放大器的输出耦合到的第一至第m初级线圈，以及初级线圈磁耦合到的第一次级线圈，第二变压器具有第(m+1)至第(m+n)差分放大器的(η个)输出耦合到的第(m+1)至第(m+n)初级线圈，以及初级线圈磁耦合到的第二次级线圈，第一和第二变压器的次级线圈串联耦合，且电感器和开关元件串联耦合在第一至第(m+n)差分放大器中至少一个的差分输出之间。这对应于例如通过提供图7中的两组构造并在该构造中串联耦合两个次级线圈而获得的构造。
( 15)在根据(14)中的实施例的高频功率放大装置的构造中，开关元件耦合在第一至(m+n)差分放大器中至少一个的差分输出之间。
(16)根据实施例的高频功率放大装置具有多个差分放大器以及包括了差分放大器的输出耦合到的初级线圈的变压器，且电感器和开关元件串联耦合在至少一个差分放大器的差分输出之间。
(17)根据实施例的高频功率放大装置具有多个差分放大器以及包括了差分放大器的输出耦合到的初级线圈的变压器，且电容和开关元件串联耦合在至少一个差分放大器的差分输出之间。
(18)根据实施例的高频功率放大装置具有多个差分放大器以及包括了差分放大器的输出耦合到的初级线圈的变压器，且开关元件耦合在至少一个差分放大器的差分输出之间。
(19)在根据实施例的高频功率放大装置的(I)至(18)构造中，开关元件由FET 构成，电容耦合在差分放大器的一个差分输出和FET的源极和漏极中的一个之间，电容耦合在另一差分输出和源极和漏极中的另一个之间，且断开FET和差分输出之间的DC耦合(32)。
(20)在根据实施例的高频功率放大装置的(I)至(18)构造中，开关元件由FET构成，施加至变压器中的初级线圈的电源电压是可变的，在断开耦合在差分放大器的差分输出之间的开关的情况下，控制电源电压为高，且在接通耦合在差分放大器的差分输出之间的开关的情况下，控制电源电压为低(图31)。
(21)在根据实施例的高频功率放大装置的(I)至(18)构造中，差分放大器输出不同功率电平的信号。
(22)在根据实施例的高频功率放大装置的(I)至(18)构造中，差分放大器输出不同频率的信号。
(23)在根据实施例的高频功率放大装置的(I)至(22)构造中，多个差分放大器中仅一个处于操作状态，其他都设置为非操作状态，控制耦合在处于操作状态下的差分放大器的差分输出之间的开关断开，控制处于非操作状态下的差分放大器的晶体管截止，且控制耦合在处于非操作状态下的差分放大器的差分输出之间的开关接通。
权利要求
1.一种高频功率放大装置，包括 第一初级线圈，所述第一初级线圈耦合在第一节点A和第一节点B之间； 第一次级线圈，所述第一次级线圈磁耦合至所述第一初级线圈； 第一差分放大器，所述第一差分放大器利用所述第一节点A和所述第一节点B作为差分输出节点并包括差分对晶体管；以及 第一电抗元件和第一开关，所述第一电抗元件和所述第一开关串联耦合在所述第一节点A和所述第一节点B之间， 其中，当所述第一差分放大器被控制成非操作状态时，所述第一开关被控制成接通，并且当所述第一差分放大器被控制成操作状态时，所述第一开关被控制成断开。
2.根据权利要求I所述的高频功率放大装置，其中，当所述第一差分放大器被控制成非操作状态时，所述第一差分放大器的差分对晶体管被等效表示为“关断电容”，并且所述第一电抗元件的电抗值被设置成使得当所述第一差分放大器被控制成非操作状态时，从所述第一初级线圈的两端观察被表示为“关断电容”的所述第一差分放大器侧时所形成的电路看起来像并联谐振电路。
3.根据权利要求2所述的高频功率放大装置，其中，所述第一电抗元件具有耦合在所述第一节点A和所述第一开关的一端之间的第一电感器元件A以及耦合在所述第一节点B和所述第一开关的另一端之间的第一电感器兀件B。
4.根据权利要求3所述的高频功率放大装置，其中，电源电压被提供至所述第一初级线圈的中点，所述第一开关具有用于开关的晶体管，所述高频功率放大装置还包括插入在用于开关的所述晶体管的一端和所述第一电感器元件A之间的第一 DC切断电容A，以及插入在用于开关的所述晶体管的另一端和所述第一电感器元件B之间的第一 DC切断电容B，并且通过将所述电源电压和接地电源电压施加至用于开关的所述晶体管的控制输入节点和用于开关的所述晶体管的一端和另一端，用于开关的所述晶体管被控制成导通/截止。
5.根据权利要求2所述的高频功率放大装置，还包括 第二初级线圈，所述第二初级线圈耦合在第二节点A和第二节点B之间并且磁耦合至所述第一次级线圈；以及 第二差分放大器，所述第二差分放大器利用所述第二节点A和所述第二节点B作为差分输出节点并且包括差分对晶体管， 其中，所述第二差分放大器的差分对中的晶体管的尺寸小于所述第一差分放大器的差分对中的晶体管的尺寸。
6.根据权利要求5所述的高频功率放大装置，还包括第二电抗元件和第二开关，所述第二电抗元件和所述第二开关串联耦合在所述第二节点A和所述第二节点B之间，其中，当所述第二差分放大器被控制成非操作状态时，所述第二开关被控制成接通，当所述第二差分放大器被控制成操作状态时，所述第二开关被控制成断开，当所述第二差分放大器被控制成非操作状态时，所述第二差分放大器的差分对晶体管被等效表示为“关断电容”，并且所述第二电抗元件的电抗值被设置成使得当所述第二差分放大器被控制成非操作状态时，从所述第二初级线圈的两端观察被表示为“关断电容”的所述第二差分放大器侧时所形成的电路看起来像并联谐振电路。
7.根据权利要求2所述的高频功率放大装置，还包括第三初级线圈，所述第三初级线圈耦合在第三节点A和第三节点B之间并且磁耦合至所述第一次级线圈； 第三差分放大器，所述第三差分放大器利用所述第三节点A和所述第三节点B作为差分输出节点并且包括差分对晶体管；以及 第三电抗元件和第三开关，所述第三电抗元件和所述第三开关串联耦合在所述第三节点A和所述第三节点B之间， 其中，所述第一差分放大器放大第一频带中的输入信号，所述第三差分放大器放大不同于所述第一频带的第二频带中的输入信号，当所述第三差分放大器被控制成非操作状态时，所述第三开关被控制成接通，并且当所述第三差分放大器被控制成操作状态时，所述第三开关被控制成断开，当所述第三差分放大器被控制成非操作状态时，所述第三差分放大器的差分对晶体管被等效表示为“关断电容”，所述第三电抗元件的电抗值被设置成使得当所述第三差分放大器被控制成非操作状态时，从所述第三初级线圈的两端观察被表示为“关断电容”的第三差分放大器侧时所形成的电路看起来像并联谐振电路，并且所述第一电抗元件的电抗值被设置成使得当所述第一差分放大器被控制成非操作状态时，从所述第一初级线圈的两端观察被表示为“关断电容”的第一差分放大器侧时所形成的电路看起来像并联谐振电路。
8.根据权利要求2所述的高频功率放大装置，其中，所述第一电抗元件具有第二电感器元件A和B以及第一电容性元件，所述第一开关具有第一开关A和第一开关B，所述第二电感器元件A耦合在所述第一节点A和所述第一开关A的一端之间，所述第二电感器元件B耦合在所述第一节点B和所述第一开关A的另一端之间，所述第一电容性元件和所述第一开关B串联耦合在所述第一节点A和所述第一节点B之间，当所述第一差分放大器被控制成非操作状态时，所述第一开关A和B被控制成接通，并且当所述第一差分放大器被控制成操作状态时，所述第一开关A和B被控制成断开。
9.根据权利要求I所述的高频功率放大装置，其中，当所述第一差分放大器被控制成非操作状态时，所述第一差分放大器的差分对晶体管被等效表示为“关断电容”，并且所述第一电抗元件的电抗值被设置成使得当所述第一差分放大器被控制成非操作状态时，从所述第一次级线圈的两端观察所述第一次级线圈侧时所形成的电路看起来像并联谐振电路。
10.根据权利要求9所述的高频功率放大装置，还包括 第四初级线圈，所述第四初级线圈耦合在第四节点A和第四节点B之间； 第二次级线圈，所述第二次级线圈磁耦合至所述第四初级线圈并且并联耦合至所述第一次级线圈； 第四差分放大器，所述第四差分放大器利用所述第四节点A和所述第四节点B作为差分输出节点并且包括差分对晶体管；以及 第四电抗元件和第四开关，所述第四电抗元件和所述第四开关串联耦合在所述第四节点A和所述第四节点B之间， 其中，当所述第四差分放大器被控制成非操作状态时，所述第四开关被控制成接通，当所述第四差分放大器被控制成操作状态时，所述第四开关被控制成断开， 当所述第四差分放大器被控制成非操作状态时，所述第四差分放大器的差分对晶体管被等效表示为“关断电容”，以及所述第四电抗元件的电抗值被设置成使得当所述第四差分放大器被控制成非操作状态时，从所述第二次级线圈的两端观察所述第二次级线圈侧时所形成的电路看起来像并联谐振电路。
11.根据权利要求I所述的高频功率放大装置，其中，所述高频功率放大装置形成在单个半导体芯片上。
12.—种高频功率放大装置，包括 第一初级线圈，所述第一初级线圈耦合在第一节点A和第一节点B之间并且具有被提供有电源电压的中点； 第一次级线圈，所述第一次级线圈磁耦合至所述第一初级线圈； 第一差分放大器，所述第一差分放大器利用所述第一节点A和所述第一节点B作为差分输出节点并且包括差分对晶体管；以及 第一开关，所述第一开关耦合在所述第一节点A和所述第一节点B之间， 其中，当所述第一差分放大器被控制成非操作状态时，所述第一开关被控制成接通，当所述第一差分放大器被控制成操作状态时，所述第一开关被控制成断开，以及 当所述第一差分放大器被控制成非操作状态时，所述第一差分放大器的差分对晶体管被控制成截止。
13.根据权利要求12所述的高频功率放大装置，还包括 第二初级线圈，所述第二初级线圈耦合在第二节点A和第二节点B之间； 第二次级线圈，所述第二次级线圈磁耦合至所述第二初级线圈并且串联耦合至所述第一次级线圈； 第二差分放大器，所述第二差分放大器利用所述第二节点A和所述第二节点B作为差分输出节点并且包括差分对晶体管；以及 第二开关，所述第二开关耦合在所述第二节点A和所述第二节点B之间， 其中，当所述第二差分放大器被控制成非操作状态时，所述第二开关被控制成接通，当所述第二差分放大器被控制成操作状态时，所述第二开关被控制成断开，以及 当所述第二差分放大器被控制成非操作状态时，所述第二差分放大器的差分对晶体管被控制成截止。
14.根据权利要求13所述的高频功率放大装置，其中，所述高频功率放大装置形成在单个半导体芯片上。
15.一种高频功率放大装置，包括 第一至第N差分放大器，所述第一至第N差分放大器的每一个包括差分对晶体管，其中N表示2或更大的整数； 第一至第N初级线圈；以及 变压器，所述变压器包括磁耦合至所述第一至第N初级线圈的一个或多个次级线圈， 其中，第K初级线圈耦合在第K差分放大器的差分输出节点之间，其中K=l，. . .，N，以及 电抗元件和开关串联耦合在所述第一至第N差分放大器中的至少一个差分放大器的差分输出节点之间。
16.根据权利要求15所述的高频功率放大装置，其中，所述第一至第N差分放大器的每一个中包括的差分对晶体管的尺寸在所述第一至第N差分放大器之间变化，所述第一至第N差分放大器中具有最小晶体管尺寸的差分放大器不具有所述电抗元件和所述开关，并且所述第一至第N差分放大器中具有最大晶体管尺寸的差分放大器具有所述电抗元件和所述开关。
17.根据权利要求15所述的高频功率放大装置，其中，在所述第一至第N差分放大器中，输入信号的频带彼此不同。
全文摘要
本发明提供一种高频功率放大装置，其能高效传输输出功率。例如，高频功率放大装置具有第一和第二差分放大器以及用于匹配差分放大器的输出阻抗的变压器。在第一差分放大器的差分输出节点之间串联耦合电感器、开关和电感器。当第二差分放大器处于操作状态且第一差分放大器处于非操作状态时，控制开关接通。在该情况下，由于第一差分放大器中包括差分对晶体管中的“关断电容”，从初级线圈的两端观察第一差分放大器侧的阻抗变成高阻抗状态(并联谐振状态)，且等效地，初级线圈不会对第二差分放大器的操作产生影响。
文档编号H03F3/20GK102983821SQ20121032826
公开日2013年3月20日 申请日期2012年9月6日 优先权日2011年9月6日
发明者近藤将夫 申请人:瑞萨电子株式会社