专利名称：工艺失调非敏感的循环式模数转换器及转换方法
技术领域：
本发明涉及微电子学的集成电路设计领域，尤其涉及一种工艺失调非敏感的循环式模数转换器及转换方法。
背景技术：
Cyclic ADC (Cyclic Analog-to-Digital Converter,循环式模数转换器)具有结构简单、速度高、功耗低和面积小的优点，其被广泛应用在各种传感器读出电路中，例如CMOS图像传感器。对于每次循环输出1. 5bit的Cyclic ADC的等效电路结构如图1所示，模拟输入信号经过MDAC (Multiplying Digital-to-analog,乘法数模转换器)进行模数转换和循环乘2操作，所有循环输出的数字信号经过RSD (Redundant Signed Digit)数字校正电路处理后还原为最终转换后的数字信号，最后由寄存器进行输出。Cyclic ADC工作中需要对模拟信号进行精确的乘2操作以保证ADC具有足够的线性度。乘2电路一般是通过开关电容电路实现，其中电容的失配会影响乘2的精度。随着集成电路工艺特征尺寸的减小，集成电路消耗的功耗也在逐步降低，但是器件的失配变得更加严重，这就更加恶化了Cyclic ADC中乘2电路的增益精度，进而降低了 Cyclic ADC的线性度。在现有技术中可采用数字校准的方法来解决器件失配的问题，但是这样势必会增加数字电路的规模和复杂度。现有技术提供的Cyclic ADC失调消除方法是采用反馈电容交叉反接存入负向失调电压，然后与每次循环的正向失调进行叠加消除，此方法可以将Cyclic ADC的等效输入失调电压变为近似为0，但是失调存储阶段系统存在正、负两个反馈环路，必须负反馈的强度大于正反馈系统才可稳定，因此系统存在不稳定因素，降低了系统的稳定性。
发明内容
本发明旨在克服现有技术的不足，降低Cyclic ADC对工艺失调的敏感度，提升CyclicADC的线性度，为达到上述目的，本发明采取的技术方案是，工艺失调非敏感的循环式模数转换器，由乘法数模转换器进行模数转换和循环乘2操作，还包括数字校正电路、寄存器；乘法数模转换器由1. 5bit子ADC、DAC、联动开关S1-S13、联动开关Swl-Sw2和电容C1P、C1N、C2P、C2N、C3P、C3N组成，Vinp经联动开关S1连接到电容Cip负极，Cip正极经联动开关S4分为四路，一路经联动开关Sw1接运放同相输入端，一路经联动开关Sw2接运放反相输入端，一路经联动开关S13连接到电容C2p正端，电容C2p负端经联动开关S11连接到输出端Vtjutp, —路经联动开关Sltl连接到电容C3p正端，电容C3p负端经联动开关S3连接到输出端Vwtp ；电容C3P两端间接有联动开关S9,电容C3p正极经联动开关S8接地；Vm经联动开关S1连接到电容Cin负极，Cin正极经联动开关S4分为四路，一路经开关联动Sw2接运放同相输入端，一路经联动开关Sw1接运放反相输入端；一路经联动开关S13连接到电容C2n正端，电容C2n负端经联动开关S11连接到输出端Vtjuw, —路经联动开关Sltl连接到电容C3n正端，电容C3n负端经联动开关S3连接到输出端Vtjuw ；电容C3n两端间接有联动开关S9,电容C3n正极经联动开关S8接地；
Cin正极、Cip正极分别经联动开关S5接地，Cin负极、Cip负极分别经联动开关S2接地；C1N负极、Cip负极分别经联动开关S3接地对应连接到输出端ν_Ν、Voutp ；运放同相、反相输入端分别经联动开关S1对应连接到运放负、正输出端；运放负输出端分别经联动开关SWl、Sw2对应连接到输出端ν_ρ、V0UtN ;运放正输出端分别经联动开关Sw1, Sw2对应连接到输出端V。-、Voutp ；DAC的Vdac+分别经联动开关S6、S7连接到电容C1P、电容C3p的负端；DAC的VDAC_分别经联动开关S6、S7连接到电容C1N、电容C3n的负端；1. 5bit子ADC分别连接输出端V。-、V。，工艺失调非敏感的循环式模数转换方法，借助于前述转换器实现，并包括如下步骤通过操控联动开关S1-S13、联动开关Swl-Sw2，使运放依次工作在八种状态a: VinN、Vinp分别对应经电容C1N、C1P对应连接到运放反相、同相输入端，运放同相端接负反馈并经电容C2p接地，运放反相端接正反馈并经电容C2n接地，电容C3P、C3n两端短接到地；b:地经电容C1N、C1P对应连接到运放反相、同相输入端，运放同相端经电容C2p接负反馈，运放反相端经电容C2n接正反馈，电容C3P、C3n两端短接到地；c:地经电容C2N、C2P对应连接到运放反相、同相输入端，运放同相端经电容Cip接负反馈，运放反相端经电容Cin接正反馈，正、负反馈端分别经电容C3P、C3n接地；d:b中的电容C1 N、C1P位置换为电容C3N、C3P，且电容C3N、C3P对应b中的电容C1N、C1P接地的极板分别接DAC的正负输出VDAC+、VDAC_,电容C1N、Cip浮空；e :运放同相端经电容Cip接负反馈，运放反相端经电容Cin接正反馈，正、负反馈端分别经电容C3P、C3n接地，电容C2P、C2n浮空；f :c中的Cip与C3P、Cin与C3n调换位置；g :d中的Cip与C3P、Cin与C3n调换位置；h :e中的Cip与C3P、Cin与C3n调换位置；在c状态，完成第一次循环的1.5bit输出，在f状态，完成第二次循环的1.5bit输出，在完成h状态的操作后继续进行c状态的操作，即完成了第三次循环的1. 5bit输出，之后不断循环的从c状态依次变换到h状态直至达到所需的转换位数。本发明的技术特点及效果通过改进的MDAC结构和控制时序，使得Cyclic ADC的乘2增益与电容的比值无关，通过开关Swl和Sw2控制完成对运放正负输入输出端互换操作，进而消除了运放的失调电压。最终使得Cyclic ADC每次循环输出电压值均与电容比值和运放失调无关，进而降低了 CyclicADC对工艺失调的敏感度，提升了 Cyclic ADC的线性度，同时降低了其输出失调。
图1Cyclic ADC的结构示意图。图2本发明描述的Cyclic ADC中MDAC电路结构。图3本发明描述的Cyc I i c ADC控制时序图。图4本发明描述的Cyclic ADC不同状态等效电路图。
具体实施例方式本发明改进Cyclic ADC中的MDAC电路结构，使其乘2增益精度与电容的失配无关，通过翻转运放正负输入和输出消除MOS器件失配引入的失调电压，进而在保证电路稳定性的前提下提升Cyclic ADC的线性度并降低其输出失调，降低Cyclic ADC对工艺失调的敏感度。本发明描述的Cyclic ADC中的MDAC电路结构如图2所示，此MDAC由1. 5bit子ADC、1. 5Bit 子 DAC、开关 S1-S13、开关 Swl-Sw2 和三组电容 C1P,N、C2P,N、C3P,N 组成，其中 Vl 和 V2两个电压源用于模拟运放的等效输入差分失调电压，并假设运放的等效总失调电压为V。,。此MDAC的控制时钟如图3所示，在此时钟控制下MDAC —共有a_h八种状态，这8种状态的等效电路结构如图4 (a)-4(h)所示。本发明描述的Cyclic ADC工作过程为在MDAC的c状态，ADC完成第一次循环的1. 5bit输出，在MDAC的f状态，ADC完成第二次循环的1. 5bit输出，在MDAC完成h状态的操作后继续进行c状态的操作，即完成了第三次循环的1. 5bit输出，之后MDAC不断循环的从c状态依次变换到h状态直至达到所需的转换位数。根据电荷守恒方程可以得到MDAC处于c状态时输出表达式为Voutpl-Voutnl = Vinp-Vinn(I)同样根据电荷守恒方 程可以得到MDAC处于f状态时的输出表达式为Voutp2-Voutn2 = 2 (Voutpl-Voutnl) - (Vdaci+-VdaciJ(2)同理，当MDAC再次进入c状态时其输出表达式为V0Utp3_V0Utn3 — 2 (V0Utp2_V0Utn2) - (VDAC2+_VDAC2_)(3)可见，MDAC经过a、b和c三个状态后完成第一次循环，此后每经过三个相邻状态的操作完成一次循环，直至完成所需的循环次数。从公式1-3可以看出，MDAC每次循环输出的电压值是上次循环输出电压值的2倍，且此2倍增益与电容比值无关，此外MDAC输出中也不包含运放的失调电压。本发明描述的Cyclic ADC可工作在1. 8V电源电压下，可使用的正负参考电压Vrefp和Vrefn分别为1. 3V和O. 5V，因此其量化的输入信号范围为-O. 8V +0. 8V。MDAC中电容可采用大小为200fF的MM电容，MDAC每个状态的操作时间为100ns，经过10次有效循环后输出10位数字信号。因为每次有限循环MDAC需要经过三个状态的操作，因此CyclicADC完成一次IObit的模数转换需要经过3μ s的时间，即转换时间为3 μ s。Cyclic ADC的功耗约为220 μ W。
权利要求
1. 一种工艺失调非敏感的循环式模数转换器，由乘法数模转换器进行模数转换和循环乘2操作，其特征是，还包括数字校正电路、寄存器；乘法数模转换器由1. 5bit子ADC、DAC、联动开关S1-S13、联动开关Swl-Sw2和电容C1P、C1N、C2P、C2N、C3P、C3N组成，Vinp经联动开关S1连接到电容Cip负极，Cip正极经联动开关S4分为四路，一路经联动开关Sw1接运放同相输入端，一路经联动开关Sw2接运放反相输入端，一路经联动开关S13连接到电容C2p正端，电容C2P负端经联动开关S11连接到输出端Vtjutp, —路经联动开关Sltl连接到电容C3p正端，电容C3p负端经联动开关S3连接到输出端Vtjutp ；电容C3p两端间接有联动开关S9,电容C3p正极经联动开关S8接地； Vm经联动开关S1连接到电容Cin负极，Cin正极经联动开关S4分为四路，一路经开关联动Sw2接运放同相输入端，一路经联动开关Sw1接运放反相输入端；一路经联动开关S13连接到电容C2n正端，电容C2n负端经联动开关S11连接到输出端Vtjuw, —路经联动开关Sltl连接到电容C3n正端，电容C3n负端经联动开关S3连接到输出端Vtjuw ；电容C3n两端间接有联动开关S9，电容C3n正极经联动开关S8接地； Cin正极、Cip正极分别经联动开关S5接地，Cin负极、Cip负极分别经联动开关S2接地；Cin负极、Cip负极分别经联动开关S3接地对应连接到输出端VMtN、Voutp ； 运放同相、反相输入端分别经联动开关S1对应连接到运放负、正输出端；运放负输出端分别经联动开关sWl、Sw2对应连接到输出端VMtP、V0UtN ;运放正输出端分别经联动开关SWl、Sw2对应连接到输出端V。-、Voutp ； DAC的VDAe+分别经联动开关S6、S7连接到电容C1P、电容C3p的负端； DAC的VDAe_分别经联动开关S6、S7连接到电容C1N、电容C3n的负端； 1.5bit子ADC分别连接输出端ν_Ν、Voutpo
2.一种工艺失调非敏感的循环式模数转换方法，其特征是，借助于前述转换器实现，并包括如下步骤 通过操控联动开关S1-S13、联动开关Swl-Sw2，使运放依次工作在八种状态a:VM、Vinp分别对应经电容C1N、C1P对应连接到运放反相、同相输入端，运放同相端接负反馈并经电容C2p接地，运放反相端接正反馈并经电容C2n接地，电容C3P、C3N两端短接到地；b:地经电容C1N、Cip对应连接到运放反相、同相输入端，运放同相端经电容C2p接负反馈，运放反相端经电容C2n接正反馈，电容C3P、C3n两端短接到地； c:地经电容C2N、C2p对应连接到运放反相、同相输入端，运放同相端经电容Cip接负反馈，运放反相端经电容Cin接正反馈，正、负反馈端分别经电容C3P、C3n接地； d:b中的电容C1N、C1P位置换为电容C3N、C3P，且电容C3N、C3P对应b中的电容C1N、C1P接地的极板分别接DAC的正负输出VDAC+、VDAC_,电容C1N、Cip浮空； e :运放同相端经电容Cip接负反馈，运放反相端经电容Cin接正反馈，正、负反馈端分别经电容C3P、C3n接地，电容C2P、C2n浮空；f :c中的Cip与C3P、Cin与C3n调换位置；g :d中的Cip与C3P、Cin与C3n调换位置；h :e中的Cip与C3P、Cin与C3n调换位置； 在c状态，完成第一次循环的1. 5bit输出，在f状态，完成第二次循环的1. 5bit输出，在完成h状态的操作后继续进行c状态的操作，即完成了第三次循环的1. 5bit输出，之后不断循环的从C状态依次变换到h状态直至达到所需的转换位数 。
全文摘要
本发明涉及微电子学的集成电路设计领域。为降低Cyclic ADC对工艺失调的敏感度，提升Cyclic ADC的线性度，为达到上述目的，本发明采取的技术方案是，工艺失调非敏感的循环式模数转换器，由乘法数模转换器进行模数转换和循环乘2操作，还包括数字校正电路、寄存器；乘法数模转换器由1.5bit子ADC、DAC、联动开关S1-S13、联动开关Sw1-Sw2和电容C1P、C1N、C2P、C2N、C3P、C3N组成。本发明主要应用于集成电路设计。
文档编号H03M1/12GK103067013SQ20121055586
公开日2013年4月24日 申请日期2012年12月18日 优先权日2012年12月18日
发明者徐江涛, 聂凯明, 姚素英, 史再峰, 高静 申请人:天津大学