平衡滤波器的制作方法与工艺

本发明涉及一种滤波器，特别指一种平衡滤波器。

背景技术：
近年来随着便携式资讯电子产品与移动通讯产品朝着轻薄短小、多功能、高可靠度与低价化的发展，高元件密度成为电子产品的发展趋势。线路中所使用的主动元件及被动元件也多朝向微小化、集成化、芯片化及模块化的方向发展，以达到有效缩小线路体积，进而降低成本并提高产品的竞争力。一些技术的开发，例如积层陶瓷电容技术(MLCC,multi-layerceramiccapacitor)、单层基板中的贯穿孔钻孔和贯穿孔填孔、黄光工艺，通过扩大元件内空间的使用率来缩小尺寸。传统上，请参阅图1，贯穿孔钻孔和贯穿孔填孔2可适用于单层陶瓷基板1。接着，多个单层陶瓷基板1结合成一多层基板3(藉由烧结)用以在多层陶瓷基板形成一贯穿孔4。贯穿孔4用来电性连接两相邻的导电层。上述的贯穿孔仅用来作为不同层间的电性连接，但需要一个较大的基板来容纳贯穿孔所占的空间。因此，需要一个解决方案来充分利用贯穿孔所占的空间，进一步缩小元件尺寸且达到较佳的元件电性性能。

技术实现要素：
本发明的目的在于克服现有技术中由于贯穿孔所占空间造成元件尺寸较大的问题，提供一种利用贯穿孔形成一电感，以缩小元件尺寸且增进电路性能的平衡滤波器及相应的布局结构。在一个实施例中，公开一平衡滤波器，其中该平衡滤波器包含：一基板；一输入端，用以接收一输入信号；一第一电路，具有一电性连接至该输入端的第一端和一用以产生一第一输出信号的第二端，其中该第一电路包含一配置在该基板中的第一贯穿孔电感；以及一第二电路，电性连接至该第一电路且具有一用以产生一第二输出信号的第三端，其中该第二电路包含一配置在该基板中的第二贯穿孔电感。在一个实施例中，公开一布局结构，其中该布局结构包含：一第一布局，具有一电性连接至一集成电路(IC)的第一端；一第二布局，具有一电性连接至该集成电路(IC)的第二端，其中该第一布局电性连接至该第二布局；以及一第一走线(trace)，配置在该第一布局和该第二布局之间，其中该第一走线(trace)的一端电性连接至一电源供应(powersupply)，以及该第一走线(trace)的另一端电性连接至该集成电路(IC)。与现有技术相比，本发明提出的上述技术方案不仅可以减小高频元件的尺寸，而且可以增进高频元件的电性性能。附图说明图1为现有技术中在多层基板形成贯穿孔(藉由绕结)的示意图；图2A为贯穿孔电感结构的剖面示意图；图2B为由一贯穿孔电感和一电容制成的较佳结构的剖面示意图；图2C和图2D为由至少两种导电材料制成的贯穿孔电感较佳结构的剖面示意图；图2E和图2F为包含一导电材料和一非导电材料的贯穿孔电感较佳结构的剖面示意图；图3A为U形贯穿孔电感结构的剖面示意图；图3B为U形贯穿孔电感的三维空间透视图；图3C说明U形贯穿孔电感的等效电路图；图4A为高频元件结构的剖面示意图；图4B和图4C为一包含一第一U形贯穿孔电感、一第二U形贯穿孔电感、一第三U形贯穿孔电感和一图案化布局的结构的三维空间透视图；图5A为制造图2A中贯穿孔电感的结构的流程示意图；图5B为制造图3A中U形贯穿孔电感的结构的流程示意图；图5C为制造图4A中高频元件的结构的流程示意图；图6A至图6J为制造图4A中高频元件的结构的流程示意图；图7A为本发明平衡滤波器的剖面示意图，其中基板、第一保护层、第二保护层未图示；图7B为本发明平衡滤波器的横截面示意图；图7C为本发明一个实施例的对称电路；图7D为设计在平衡滤波器中的第一电路和第二电路的示意图；图7E为本发明平衡滤波器的下视图；图8A为一传统的布局结构；图8B为本发明的布局结构。附图标记说明：1-单层陶瓷基板；2-贯穿孔钻孔和贯穿孔填孔；3-多层基板；4-贯穿孔电感；100、110、120、130-贯穿孔电感结构；101、201、301、701-基板；102、302-贯穿孔电感；103、221、303-水平电感；104、305-水平电容；105、307、707-介电层；107-第一导电材料；108-第二导电材料；111-导电材料；112-非导电材料；200-U形贯穿孔电感结构；202A、702A-第一贯穿孔电感；202B、702B-第二贯穿孔电感；222、223-端点；250-U形贯穿孔电感；220-等效电路；300-高频元件结构；304-电感；305-电容；306、706-第一保护层；308、708-第二保护层；309、709-接触垫；381-第一U形贯穿孔电感；382-第二U形贯穿孔电感；383-第三U形贯穿孔电感；384-图案化布局；401、402、411、412、413、414、501、502、503-步骤；305A-第二图案化导电层；305B-第三图案化导电层；700-平衡滤波器；703A-第一水平电感；703B-第二水平电感；705A-第一水平电容；705B-第二水平电容；720A-第一电路；720B-第二电路；721-第一侧；721A-第一部分；721B-第二部分；721C-第三部分；722-第二侧；722A-第四部分；722B-第五部分；722C-第六部分；723-边界；723A-第一接点；723B-第二接点；723C-第三接点；751-输入端；756-第一输出端；757-第二输出端；760-接地端；800-布局结构；802-第一电路的第一布局；803-第二电路的第二布局；804-第一端；805-第二端；806-边界；810-集成电路；811-第一导线、第二走线；812-第二导线、第三走线；815-电源走线；816-边缘；820-第一走线。具体实施方式本发明的详细说明于随后描述，这里所描述的较佳实施例是作为说明和描述的用途，并非用来限定本发明的范围。本发明提出一在贯穿孔中的导电材料，其作为高频元件(例如高频滤波器)的电感(可称为垂直电感)。贯穿孔用来电性连接两相邻的导电层，其中两相邻的导电层间具有一绝缘层。在制作过程中，基板上的图案化导电层和基板中的贯穿孔由导电材料制成，其中基板中的贯穿孔由一小部分的导电材料填入。相较于由基板上的图案化导电层所形成的电感，由基板贯穿孔中一小部分的导电材料所形成的电感常被忽略。在本发明中，在基板贯穿孔中的导电材料视为主要电感(以下称为贯穿孔电感)，它常被使用在一些高频元件(例如高频滤波器)。在高频操作的环境下(频率不小于1GHz，较佳来说，实质上为2.4GHz)，贯穿孔中导电材料的电感值扮演一个重要的角色。例如，可以有较佳的Q值。贯穿孔电感的电感值可由模拟软件计算来决定较佳的电性性能。因此，可使电路中的导线较短、高频元件尺寸较小以及电性性能较佳。贯穿孔电感的两个端点可电性连接至任何其它的导电元件。在一个范例中，一个端点可电性连接至一个电容，而另一个端点可电性连接至一个电感。在另一个范例中，一个端点可电性连接至一个电容，而另一个端点可接地。图2A为贯穿孔电感结构100的剖面示意图。此结构100包含一基板101以及一贯穿孔电感102。图2B为由一贯穿孔电感和一电容制成的较佳结构110的剖面示意图。此结构110包含一基板101、一贯穿孔电感102、一水平电感103、一水平电容104以及一介电层105。在结构100、110中，贯穿孔电感102的电感值在高频操作环境下扮演一个重要的角色(较任何其它的水平电感103更为重要)，如此结构100、110可适用于一些高频元件(例如高频滤波器)。在一个实施例中，贯穿孔电感102的电感值大于水平电感103的电感值。在一个实施例中，贯穿孔电感102和水平电感103的合成电感值实质上等于贯穿孔电感102的电感值。在一个实施例中，贯穿孔电感102包含至少两种材料，其中该至少两种材料其中一个为一导电材料，该至少两种材料在贯穿孔电感102中较佳地设计用以达成上述的电性特征。在一个实施例中，贯穿孔电感102具有一一体成型本体(integralbody)。基板101可由任何适合的材料制成，例如介电基板或陶瓷基板(例如氧化铝(Al2O3)基板)。贯穿孔电感102可由任何适合的材料制成，例如铜、银或其结合。较佳来说，贯穿孔电感102的高度大约为320微米，以及贯穿孔电感102的直径大约为100微米。在一个实施例中(结构120)，贯穿孔电感102可由至少两种导电材料制成。请参阅图2C和图2D，贯穿孔电感102可由一覆盖在贯穿孔侧壁的第一导电材料107和一被该第一导电材料107包围的第二导电材料108制成。第一导电材料107可通过电镀或任何适合的涂布制程覆盖在贯穿孔的侧壁。较佳来说，第一导电材料107由铜制成，以及第二导电材料108由银制成。在一个实施例中(结构130)，贯穿孔电感102可包含一导电材料111和一被该导电材料111包围的非导电材料112制成(参阅图2E和图2F)。本发明也公开一种由一在基板中的第一贯穿孔电感、一在基板中的第二贯穿孔电感和一在基板上的水平电感制成的U形贯穿孔电感。水平电感的一端可电性连接至第一贯穿孔电感，而水平电感的另一端可电性连接至第二贯穿孔电感。请参阅图3A，此结构200包含一基板201、一水平电感221、一第一贯穿孔电感202A、一第二贯穿孔电感202B。图3B为U形贯穿孔电感250的三维空间透视图，其中基板201未示出。U形贯穿孔电感250由一第一贯穿孔电感202A、一第二贯穿孔电感202B和一水平电感221制成。在一个实施例中，第一贯穿孔电感202A具有一第一一体成型本体(integralbody)，以及第二贯穿孔电感202B具有一第二一体成型本体(integralbody)。U形贯穿孔电感250的等效电路220图示于图3C。在结构200的一个实施例中，第一贯穿孔电感202A和第二贯穿孔电感202B的合成电感值大于水平电感221的电感值。在结构200的一个实施例中，第一贯穿孔电感202A、第二贯穿孔电感202B和水平电感221的合成电感值实质上等于第一贯穿孔电感202A和第二贯穿孔电感202B的合成电感值。结构200可适用于一些高频元件(例如高频滤波器)。U形贯穿孔电感250的两个端点222、223可电性连接至任何其它的导电元件。在一个范例中，一个端点222可电性连接至一个电容，而另一个端点223可电性连接至一个电感。在另一个范例中，一个端点222可电性连接至一个电容，而另一个端点223可接地。在更另一个范例中，一个端点222可电性连接至一电容的一个端点，而另一个端点223可电性连接至该电容的另一个端点。电性连接至任何其它导电元件的方式可通过较佳的设计达成，而习知技术者易修饰该设计布局，在此不进一步描述。因此，不仅可以减小高频元件的尺寸，而且可以增进高频元件的电性性能。基板201可由任何适合的材料制成，例如介电基板或陶瓷基板(例如氧化铝(Al2O3)基板)。第一贯穿孔电感202A和第二贯穿孔电感202B可由任何适合的材料制成，例如铜、银或其结合。较佳来说，第一贯穿孔电感202A和第二贯穿孔电感202B其中每一个的高度大约为320微米，以及第一贯穿孔电感202A和第二贯穿孔电感202B其中每一个的直径大约为100微米。上面在图2A至图2F所描述的特征可适用于图3A的结构200。在本发明较佳的实施例中，提供了一个高频元件(例如高频滤波器)的结构。此结构包含了配置在基板相反面上的一电容和一部分电感。请参阅图4A，高频元件结构300包含一基板301、一电感304、一电容305、一介电层307、一第一保护层306、一第二保护层308和一接触垫309。高频元件结构300主要包含了配置在基板301相反面上的一电容305和一部分电感304。特别地，高频元件结构300主要由三部分组成：一水平电感303、一贯穿孔电感302和一水平电容(一电容)305，其中该电感304包含一水平电感303和一贯穿孔电感302。在一个实施例中，贯穿孔电感302具有一一体成型本体(integralbody)。在一个实施例中，贯穿孔电感302的电感值大于水平电感303的电感值。在一个实施例中，贯穿孔电感302和水平电感303的合成电感值实质上等于贯穿孔电感302的电感值。上面在图2A至图2F所描述的特征也可适用于图4A的结构300。此外，的前在图3A至图3C描述的U形贯穿孔电感也可适用于图4A的结构300。基板301可由任何适合的材料制成，例如介电基板或陶瓷基板(例如氧化铝(Al2O3)基板)。电感304可由任何适合的材料制成，例如铜、银或其结合。较佳来说，贯穿孔电感302的高度大约为320微米，以及贯穿孔电感302的直径大约为100微米。介电层307配置在电容305的两电极之间。第一保护层306覆盖在水平电感303(一部分电感304)上方，以及第二保护层308覆盖在水平电容305上方。配置在水平电容305上方且电性连接至该水平电容305的接触垫309用来作为高频元件结构300的输入/输出端。在一个本发明的较佳实施例中，高频元件结构300包含了配置在基板301相反面上的一电容305和一部分电感304，其中该电感304包含了多个U形贯穿孔电感250，该多个U形贯穿孔电感250皆电性连接至配置在基板301下表面的单一电容305。因此，可增进高频元件的电性性能。举“两个U形贯穿孔电感250，该两个U形贯穿孔电感250皆电性连接至配置在基板301下表面的单一电容305”为例。高频元件结构包含：(a)一基板，包含在其内的一第一贯穿孔、一第二贯穿孔、一第三贯穿孔和一第四贯穿孔；(b)一第一U形贯穿孔电感，包含：一第一贯穿孔电感，配置在该基板的该第一贯穿孔中；一第二贯穿孔电感，配置在该基板的该第二贯穿孔中；以及一第一水平电感，配置在该基板的上表面，其中该第一水平电感具有一第一端点和一第二端点，其中该第一端点电性连接至该第一贯穿孔电感，以及该第二端点电性连接至该第二贯穿孔电感；(c)一第二U形贯穿孔电感，包含：一第三贯穿孔电感，配置在该基板的该第三贯穿孔中；一第四贯穿孔电感，配置在该基板的该第四贯穿孔中；以及一第二水平电感，配置在该基板的上表面，其中该第二水平电感具有一第三端点和一第四端点，其中该第三端点电性连接至该第三贯穿孔电感，以及该第四端点电性连接至该第四贯穿孔电感；(d)一水平电容，配置在该基板的下表面，其中该第一贯穿孔电感、该第二贯穿孔电感、该第三贯穿孔电感和该第四贯穿孔电感皆电性连接至该水平电容。在一个实施例中，第一贯穿孔电感具有一第一一体成型本体(integralbody)，第二贯穿孔电感具有一第二一体成型本体(integralbody)，第三贯穿孔电感具有一第三一体成型本体(integralbody)，以及第四贯穿孔电感具有一第四一体成型本体(integralbody)。图4B和图4C为一包含一第一U形贯穿孔电感381、一第二U形贯穿孔电感382、一第三U形贯穿孔电感383和一图案化布局层384的结构的三维空间透视图。第一U形贯穿孔电感381、第二U形贯穿孔电感382和第三U形贯穿孔电感383电性连接至在其下方的图案化布局层384。图案化布局384包含一电感、一电容或一接地端其中至少一个。图5A为制造图2A中贯穿孔电感102的结构100的流程示意图。制造流程包含两个主要步骤：提供一基板，该基板包含在其内的一贯穿孔(步骤401)；以及在该基板的该贯穿孔中形成一贯穿孔电感(步骤402)。图5B为制造图3A中U形贯穿孔电感的结构200的流程示意图。制造流程包含四个主要步骤：提供一基板，该基板包含在其内的一第一贯穿孔和一第二贯穿孔(步骤411)；在该基板的该第一贯穿孔中形成一第一贯穿孔电感(步骤412)；在该基板的该第二贯穿孔中形成一第二贯穿孔电感(步骤413)；以及在该基板上形成一水平电感(步骤414)，其中该水平电感具有一第一端点和一第二端点，其中该第一端点电性连接至该第一贯穿孔电感，以及该第二端点电性连接至该第二贯穿孔电感。图5C为制造图4A中高频元件的结构300的流程示意图。制造流程包含三个主要步骤：在一基板301中形成一贯穿孔电感302(步骤501)；在该基板301的上表面形成一水平电感303(步骤502)；以及在该基板301的下表面形成一水平电容305(步骤503)。步骤502和步骤503的顺序可以改变。在一个实施例中，步骤501和步骤502可结合为单一步骤“在该基板301中形成一电感304”或“在该基板301中形成一U形贯穿孔电感250”。实施例一说明制造图4A中高频元件的结构300的流程。图6A至图6J为制造图4A中高频元件的结构300的流程示意图。本发明公开了一个制造高频元件结构300的方法，其中该方法主要包含基板中的贯穿孔钻孔和贯穿孔填孔、基板上的黄光工艺。图6A至图6C详细说明图5C中的步骤501：”在该基板301中形成一贯穿孔电感302”。如图6A所示，提供一基板301。基板301具有一上表面和一下表面。基板301可由任何适合的材料制成，例如介电基板或陶瓷基板(例如氧化铝(Al2O3)基板)。在基板301中形成一贯穿孔311的前，基板301可先经过烧结。基板301的厚度为100-500微米，较佳来说，约为320微米。如图6B所示，在该基板301中形成一贯穿孔311。贯穿孔311可由已知的技术形成，例如一般钻孔、机械式钻孔或电射式钻孔。如图6C所示，使用一导电材料填充该贯穿孔311用以形成一贯穿孔电感302。贯穿孔电感302可由任何适合的材料制成，例如铜、银或其结合，用以降低其阻抗。较佳来说，贯穿孔电感302的高度大约为320微米，以及贯穿孔电感302的直径大约为100微米。贯穿孔电感302包含至少两种材料，其中该至少两种材料的其中一个为一导电材料，该至少两种材料在贯穿孔电感302中较佳地设计用以达成较佳的电性特征。在一个实施例中，贯穿孔电感302可由至少两种导电材料制成。请复参阅图2C和图2D，贯穿孔电感302可由一覆盖在贯穿孔侧壁的第一导电材料和一被该第一导电材料包围的第二导电材料制成。第一导电材料可藉由电镀或任何适合的涂布制程覆盖在贯穿孔的侧壁。较佳来说，第一导电材料由铜制成，以及第二导电材料由银制成。在另一个实施例中，贯穿孔电感302可包含一导电材料和一被该导电材料包围的非导电材料制成(复参阅图2E和图2F)。因此，高频元件的电性性能可大大地提升。图6D详细说明图5C中的步骤502：”在该基板301的上表面形成一水平电感303”。如图6D所示，在该基板301的上表面形成一第一图案化导电层303用以形成一水平电感303。水平电感303电性连接至贯穿孔电感302。第一图案化导电层303可藉由黄光工艺或印刷工艺形成。第一图案化导电层303可由任何适合的材料制成，例如铜、银或其结合，用以降低其阻抗。在一个实施例中，步骤501和步骤502可结合为单一步骤”在该基板301中形成一电感304”或”在该基板301中形成一U形贯穿孔电感250”。图6E至图6G详细说明图5C中的步骤503：”在该基板301的下表面形成一水平电容305”。如图6E所示，在该基板301的下表面形成一第二图案化导电层305A。第二图案化导电层305A可藉由黄光工艺或印刷工艺形成。第二图案化导电层305A可由任何适合的材料制成，例如铜、银或其结合。如图6F所示，形成一介电层307用以覆盖该第二图案化导电层305A。介电层307可藉由化学气相沉积(CVD)形成。介电层307可由任何适合具有高介电常数和高品质因素的材料制成。如图6G所示，在该介电层307上形成一第三图案化导电层305B用以形成一在该基板301下表面的一水平电容305。第二图案化导电层305A用来作为水平电容305的一个电极；第三图案化导电层305B用来作为水平电容305的另一个电极。第三图案化导电层305B可藉由黄光工艺或印刷工艺形成。第三图案化导电层305B可由任何适合的材料制成，例如铜、银或其结合。如图6H所示，形成一第一保护层306用以覆盖该水平电感303。第一保护层306保护水平电感303免于外在干扰。如图6I所示，形成一第二保护层308用以覆盖该水平电容305。第二保护层308保护水平电容305免于外在干扰。如图6J所示，在该第二保护层308上形成一接触垫309用以电性连接该水平电容305。接触垫309可通过黄光工艺或印刷工艺形成。实施例二说明制造图4A中高频元件的结构300的另一个流程。请复参阅图5C。本发明公开了另一个制造高频元件结构300的方法，其中该方法主要包含一多薄板(multi-sheet)基板和在该多薄板(multi-sheet)基板上的黄光工艺。制造方法包含三个主要步骤：在该基板301中形成一垂直电感302(步骤501)；在该基板301的上表面形成一水平电感303(步骤502)；以及在该基板301的下表面形成一水平电容305(步骤503)。步骤502和步骤503的顺序可以改变。在一个实施例中，步骤501和步骤502可结合为单一步骤”在该基板301中形成一电感304”或”在该基板301中形成一U形贯穿孔电感250”。在步骤501中，在该基板301中形成一垂直电感302。一薄板(sheet)由陶瓷材料生胚(green)或高分子材料生胚(green)形成。陶瓷材料或高分子材料的厚度为50-500微米。接着，利用已知的技术在薄板(sheet)中形成贯穿孔，例如一般钻孔、机械式钻孔或电射式钻孔，以及使用一导电材料填充在薄板(sheet)中的贯穿孔。如此，一具有厚度为150-400微米的薄板(sheet)形成。复数个薄板(sheet)藉由已知的技术堆迭形成一基板301，例如低温共烧陶瓷(LTCC,low-temperatureco-firedceramic)。接着，经烧结或熟化(curing)在基板301中形成垂直电感302。在步骤502中，在该基板301的上表面形成一水平电感303。水平电感303可藉由黄光工艺或印刷工艺形成。在步骤503中，在该基板301的下表面形成一水平电容305。水平电容305系以电极与介电层组合而成，其中介电层具有高介电常数和高品质因子材料生胚(green)。此生胚由微波介电陶瓷粉末与有机载体混合而成。有机载体可为热塑性高分子、热固性高分子、塑化剂与有机溶剂等等。生胚(green)过程包含：将微波介电陶瓷粉末与有机载体混合、调整该混合物至该混合物具有合适粘度、抽气、除泡，再经刮刀成形(tapecasting)程序而得到高介电常数和高品质因子材料生胚(green)。此生胚(green)藉由压合(pressing)附着于垂直方向电感积层片材上。经熟化(curing)后，在基板301的下表面形成一水平电容305。实施例一中图6H至图6J所述的步骤或特征也可适用于实施例二；因此细节在此不进一步描述。此外，在本发明的一个实施例中，一平衡滤波器(balancefilter)由第一电路和第二电路器组合而成用以最佳化该平衡滤波器的电性性能。图7A为本发明平衡滤波器700的剖面示意图，其中基板701、第一保护层706、第二保护层708未图示。图7B为本发明平衡滤波器700的横截面示意图。关于图7A和图7B，图7B中的部分A-A’取自沿着在图7A中的线A-A’。第一电路720A和第二电路720B设计在同一基板701中。第一电路720A和第二电路720B分别可具有任何适合的电路配置。较佳来说，第一电路720A电性对称(electricallysymmetric)于第二电路720B(见图7C，其说明本发明一个实施例的对称电路)。然而，本发明并不局限于在图7A、图7B和图7C的布置。接地配置(groundconfiguration)可通过设计者较佳地设计。在一个实施例中，请继续参阅图7A和图7C，位于第一电路720A第一侧721的第一部分721A、第二部分721B和第三部分721C接地，以及位于第二电路720B第二侧722的第四部分722A、第五部分722B和第六部分722C接地，其中第二电路720B第二侧722相对于第一电路720A第一侧721。在另一个实施例中，至少一个连接第一电路720A和第二电路720B的接点为虚拟接地。举例来说，位于第一电路720和第二电路720B边界723上的第一接点723A、第二接点723B和第三接点723C为虚拟接地。基板701可由任何适合的材料制成，例如介电基板或陶瓷基板(例如氧化铝(Al2O3)基板)。基板701的厚度为100-500微米，较佳来说，约为320微米。第一电路720A包含一实质上配置在基板701第一贯穿孔中的第一贯穿孔电感702A，以及第二电路720B包含一实质上配置在基板701第二贯穿孔中的第二贯穿孔电感702B。选择性地，第一电路720A包含多个实质上配置在基板700第一贯穿孔中的第一贯穿孔电感702A，或第二电路720B包含多个实质上配置在基板700第二贯穿孔中的第二贯穿孔电感702B。在一个实施例中，第一贯穿孔电感702A和第二贯穿孔电感702B分别包含至少两种材料，其中该至少两种材料其中一个为一导电材料，例如铜、银或其结合，该至少两种材料在贯穿孔电感中较佳地设计用以达成上述的电性特征(见图2E和图2F)。贯穿孔电感已在图2A至图2F描述。第一贯穿孔电感702A和第二贯穿孔电感702B可藉由任何适合的工艺(例如基板中的贯穿孔钻孔和贯穿孔填孔、黄光工艺)同时形成在基板701中。图7D为设计在平衡滤波器700中的第一电路720A和第二电路720B的示意图。平衡滤波器700具有一用以接收一输入信号的输入端751。第一电路720A具有一电性连接至输入端751的第一端752和一用以产生一第一输出信号的第二端753；第二电路720B电性连接至第一电路720A且具有一用以产生一第二输出信号的第三端755。平衡滤波器700具有一第一输出端756和一第二输出端757，其中该第一输出端756电性连接至第一电路720A的第二端753用以输出第一输出信号，以及该第二输出端757电性连接至第二电路720B的第三端755用以输出第二输出信号。第一输出信号和第二输出信号实质上具有相同振幅和一百八十度的相位差。更详细地，请复参阅图7A和图7B，第一电路720A包含一实质上配置在基板701第一贯穿孔中的第一贯穿孔电感702A。第一贯穿孔电感702A的一端电性连接至一配置在基板701上表面的第一水平电感703A，以及第一贯穿孔电感702A的另一端电性连接至一配置在基板701下表面的第一水平电容705A。第二电路720B包含一实质上配置在基板701第二贯穿孔中的第二贯穿孔电感702B。第二贯穿孔电感702B的一端电性连接至一配置在基板701上表面第二水平电感703B，以及第二贯穿孔电感702B的另一端电性连接至一配置在基板701下表面的第二水平电容705B。在一个实施例中，请继续参阅图7A，平衡滤波器700进一步包含一配置在第一电路720A和第二电路720B之间的电源走线(powertrace)(详细描述在图8B)，其中该电源走线(powertrace)电性连接至一集成电路(IC)(未图示)。第一贯穿孔电感702A的电感值大于第一水平电感703A的电感值，以及第二贯穿孔电感702B的电感值大于第二水平电感703B的电感值。在一个实施例中，第一贯穿孔电感702A和第一水平电感703A的合成电感值实质上等于第一贯穿孔电感702A的电感值，以及第二贯穿孔电感702B和第二水平电感703B的合成电感值实质上等于第二贯穿孔电感702B的电感值。在一个实施例中，第一贯穿孔电感702A和第二贯穿孔电感702B的合成电感值大于第一水平电感703A和第二水平电感703B的合成电感值。在一个实施例中，平衡滤波器700内部的寄生电容(parasiticcapacitance)可作为第一水平电容705A或第二水平电容705B以降低制造成本。一介电层707配置在第一水平电容705A的两个电极之间且在第二水平电容705B的两个电极之间。第一保护层706覆盖在第一水平电感703A和第二水平电感703B上方，以及第二保护层708覆盖在第一水平电容705A和第二水平电容705B上方。多个接触垫309配置在第一水平电容705A和第二水平电容705B上方。第一电路720A和第二电路720B可分别包含至少一U形贯穿孔电感。U形贯穿孔电感已在图3A至图3C的结构中描述，因此在此不再重复。在一个较佳的实施例中，第一电路720A和第二电路720B分别具有配置在基板701相反面上的一电容和一部分电感，其中第一电路720A和第二电路720B分别通过U形贯穿孔电感电性连接至配置在基板701下表面的单一电容。图7E为本发明平衡滤波器700的下视图。输入端751、第一输出端756、第二输出端757和三个接地端760可配置在基板701的下表面。然而，本发明并不局限于此布置。请参阅图8A，布局结构主要包成包含一集成电路(IC)810、一第一电路的一第一布局802和一第二电路的一第二布局803。第一电路的第一布局802具有一电性连接至集成电路810的第一端804。第二电路的第二布局803具有一电性连接至集成电路810的第二端805。第一布局802电性连接至该第二布局803。传统上，当一电源走线(powertrace)815配置在集成电路810的边缘816时，由于电源走线815和第一导线811之间的距离不等于电源走线815和第二导线812之间的距离，第一导线811和第二导线812的阻抗产生不一致的现象。本发明揭露一布局结构800以解决上述问题。请参阅图8，布局结构800主要包成包含一集成电路810、一第一电路的一第一布局802和一第二电路的一第二布局803。第一电路的第一布局802和第二电路的第二布局803可位于集成电路810周围。第一电路的第一布局802具有一电性连接至集成电路810的第一端804。第二电路的第二布局803具有一电性连接至集成电路810的第二端805。第一布局802电性连接至第二布局803。较佳来说，第二布局803电性对称(electricallysymmetric)于第一布局802(见图7A和图7C)。一第一走线(trace)820配置在第一布局802和第二布局803之间。较佳来说，第一走线(trace)820配置在第一布局802和第二布局803之间的边界806上。第一走线820的一端电性连接至一电源供应(powersupply)，以及第一走线820的另一端电性连接至集成电路810(未图示)。电源供应可为直流电(DC)型式。在一个实施例中，第一电路和第二电路形成一平衡滤波器(见图7A至图7E)。第一端804驱动一第一输出信号，以及第二端805驱动一第二输出信号，其中该第一输出信号和该第二输出信号实质上具有相同振幅和一百八十度的相位差。第一端804藉由一第二走线(trace)811电性连接至集成电路810，以及第二端805藉由一第三走线(trace)812电性连接至集成电路。第二走线811和第三走线812对称于第一走线820。在一个实施例中，第二走线811的长度和第三走线812的长度实质上相等。由于第一走线820和第二走线811之间的距离实质上等于第一走线820和第三走线812之间的距离，因此第二走线811和第三走线812的阻抗一致，而解决上述问题。以上对本发明的描述是说明性的，而非限制性的，本专业技术人员理解，在权利要求限定的精神与范围之内可对其进行许多修改、变化或等效，但是它们都将落入本发明的保护范围内。