相位插值器的制作方法与工艺

本公开涉及在多个差分输入信号的相位之间插值以产生具有期望相位的差分输出信号的相位插值器。

背景技术：
图12是示出已知相位插值器的构造的电路图。图12中示出的相位插值器32接收输入信号I、Q、Ib、以及Qb，其是相互90°异相的四-相信号。即，相位插值器32用输入信号I、Ib、Q和Qb将参考时钟信号的整个循环划分为第一至第四象限，如图13中示出，并且在这些输入信号的相位之间插值。相位插值器32包括四个差分对12-1至12-4、十六个电流源14-1至14-16、由多个开关组成的一组开关16、以及两个负载电阻器18A和18B。差分对12-1至12-4中的每个包括两个NMOS（N-沟道金属氧化物半导体晶体管）20A和20B。差分对12-1至12-4的NMOS20A被共同连接以形成负输出节点N，其通过负载电阻器18A连接至电源。差分对12-1至12-4的NMOS20B被共同连接以形成正出节点P，其通过负载电阻器18B连接至电源。相位插值器32从正和负输出节点输出具有期望相位的差分输出信号OUTP和OUTN。如图14中示出，差分输入信号I、Ib、Q和Qb是具有正弦波形或接近正弦波形的四-相信号，并且假设它们具有相同幅度。输入信号具有按照输入信号I、Q、Ib、以及Qb的顺序相互90°异相的相位。例如，输入信号I、Q、Ib、以及Qb分别具有0°、90°、180°、以及270°的相位。该一组开关16包括四个象限切换开关22-1至22-4以及十六对相位切换开关24-1N和24-1P至24-16N和24-16P。控制代码被提供给该一组开关16，以选择象限中的一个并且选择在所选象限内的相位。即，控制代码包括控制象限切换开关22-1至22-4的象限切换信号、以及控制相位切换开关24-1N和24-1P至24-16N和24-16P的相位切换信号。在第一象限中，象限切换开关22-1和22-3根据象限切换信号被接通，并且选择差分对12-1和12-3。相位切换开关24-1N和24-1P至24-16N和24-16P根据相位切换信号被接通或断开，并且确定连接至差分对12-1和12-3中的每个的电流源的数量。特别是，在该对开关24-iN和24-iP中的每个中，其中，i=1至16，开关中的一个根据相位切换信号被接通，并且其他被断开。例如，相位切换信号可以被设置成使得相位切换开关24-1N被接通，相位切换开关24-1P被断开，相位切换开关24-2N至24-16N被断开，以及相位切换开关24-2P至24-16P被接通。在该情况下，一个电流源14-1变为连接至差分对12-1的源极耦合节点S、或者NMOS20A和NMOS20B的源极的连接节点，并且十五个电流源14-2至14-16变为连接至差分对12-3的源极耦合节点S。差分对12-1的NMOS20A和20B中的每个的接通或断开状态根据差分输入信号I和Ib改变。从电流源14-1提供的电流被划分并且流过差分对12-1的NMOS20A和20B，并且根据NMOS20A和20B中的每个的接通或断开状态改变比率。类似地，差分对12-3的NMOS20A和20B中的每个的接通或断开状态根据差分输入信号Q和Qb改变。从电流源14-2至14-16提供的电流的总和被划分并且流过差分对12-3的NMOS20A和20B，并且根据NMOS20A和20B中的每个的接通或断开状态改变比率。流过差分对12-1和12-3的NMOS20A的电流在负输出节点N处被结合和求和。流过差分对12-1和12-3的NMOS20B的电流在正输出节点P处被结合和求和。结合的电流进一步流过各自负载电阻器18A和18B，并且被转换为差分输出信号OUTN和OUTP。即，相位插值器32用对应于在提供给差分对12-1和12-3的源极耦合节点的电流之间的比率的比率结合输入信号I和Q，以生成差分输出信号OUTP和OUTN。控制提供给差分对12-1和12-3的电流的比率的控制代码控制差分输出信号的相位。第一象限中的差分输出信号OUTP和OUTN的相位可以通过根据控制代码切换相位切换开关24-1N和24-1P至24-16N和24-16P，以预定间隔或相位步幅被切换。相同应用至第二至第四象限。生成具有在第一象限的0°至90°范围内、在第二象限的90°至180°范围内、在第三象限的180°至270°范围内、以及在第四象限的270°至360°范围内的相位的差分输出信号OUTP和OUTN。如图12中示出，相位插值器32包括平行布置的十六个电流源14-1至14-16。如果十六个电流源14-1至14-16中的每个提供相同电流，则相位插值器32可以在每个象限内在十六步幅内改变差分输出信号OUTP和OUTN的相位。即，四个象限切换开关22-1至22-4与十六对相位切换开关24-1N和24-1P至24-16N和24-16P的结合使能通过使用十六个电流源在64步幅内改变差分输出信号OUTP和OUTN的相位。在该实例中，第一至第四象限中的电流源的共享使用使能将电流源的数量减少至16，其是步幅数的四分之一。各种参考公开了具有各种其他构造的相位插值器。例如，日本专利No.3880302（专利文献1）公开了一种相位插值器，其中，一个可变电流源被提供用于差分对中的每个。在专利文献1中公开的相位插值器中，可变电流源中的每个具有提供相应差分对要求的最大电流的能力。即，可变电流源中的每个具有提供图12中示出的相位插值器32中的十六个电流源14-1至14-16提供的总电流的能力。结果，专利文献1中公开的相位插值器要求大四倍的总电流供应能力，并且要求用于提供电流源的更大总面积。从而，图12中示出的相位插值器32的有利之处在于，其要求用于提供电流源的更小面积。

技术实现要素：
[将要解决的问题]图12中示出的相位插值器32利用包括象限切换开关22-1至22-4和相位切换开关24-1N和24-1P至24-16N和24-16P的一组开关16，以将电流从电流源14-1至14-16提供给差分对12-1至12-4的源极耦合节点。从而，包括开关、电流源、以及差分对和电流源之间的布线中的那些的寄生电容被连接至由象限切换开关选择的差分对的源极耦合节点。寄生电容影响差分输出信号OUTP和OUTN的相位，其被假设仅通过提供给差分对的源极耦合节点的电流的比率被确定。结果，图12中示出的相位插值器具有相位误差大的问题。如果从电流源14-1至14-16提供的电流充分大于流过寄生电容的电流，则相位误差的问题可以被解决。然而，实际上，电流源14-1至14-16通常被设计成具有最小尺寸，以减小电路面积。从而，从电流源14-1至14-16提供的电流不能一直充分大于流过寄生电容的电流。连接至源极耦合节点的寄生电容根据该一组开关16的开关的接通或断开状态、或连接模式改变。即，寄生电容是控制代码的函数，并且当控制代码具有特定值时增加。而且，从寄生电容得到的相位误差根据差分输入信号到相位插值器32的输入条件或PVT条件广泛地改变，其包括包括相位插值器的半导体集成电路的制造处理、相位插值器的电源电压、以及相位插值器的工作温度。从而，实质上不可能通过调节晶体管的尺寸或其他参数消除相位误差。本发明的示例性目标在于提供一种能够生成具有不受连接至差分对的源极耦合节点的寄生电容影响的期望相位的差分输出信号的相位插值器。[用于解决问题的手段]本公开的方面提供一种相位插值器，其包括第一、第二、第三、以及第四差分对，每个差分对包括具有相互耦合以形成源极耦合节点的源极的第一和第二晶体管。差分对中的每个进一步包括连接于源极耦合节点和参考电压之间的稳定电容器。相位插值器还包括：多个电流源；以及一组开关，其具有多个连接模式，以切换在差分对的源极耦合节点和多个电流源之间的连接，使得（i）第一工作电流被提供给第一和第二差分对中的第一所选差分对的源极耦合节点，并且使得（ii）第二工作电流被提供给第三和第四差分对中的第二所选差分对的源极耦合节点。第一差分对中的第一和第二晶体管的栅极分别接收具有第一相位的第一输入信号和具有与第一相位相反的第二相位的第二输入信号。第二差分对中的第一和第二晶体管的栅极分别接收第二输入信号和第一输入信号。第三差分对中的第一和第二晶体管的栅极分别接收具有在第一和第二相位之间的第三相位的第三输入信号和具有与第三相位相反的第四相位的第四输入信号。第四差分对中的第一和第二晶体管的栅极分别接收第四输入信号和第三输入信号。差分对中的第一晶体管的漏极被共同连接至第一负载电阻器，以形成第一输出节点，并且差分对中的第二晶体管的漏极被共同连接至第二负载电阻器，以形成第二输出节点，使得从第一和第二输出节点输出差分输出信号。在示例中，连接至差分对每个的源极耦合节点的寄生电容根据该一组开关的连接模式改变至最大值，并且差分对中的每个中的稳定电容器可以具有等于或大于连接至同一差分对的源极耦合节点的寄生电容的最大值、或最大值的两倍、或最大值的五倍的电容。在其他实例中，差分对中的每个的稳定电容器可以具有与不连接稳定电容器的情况相比将具有最大值的寄生电容被连接至的同一差分对的源极耦合节点处的电压波动的幅度减小至1/2或更小、或1/5或更小、或1/10或更小的电容。在一个实施例中，第一和第二差分对中的稳定电容器可以具有第一相同电容，并且第三和第四差分对中的稳定电容器可以具有第二相同电容。在另一个实施例中，该一组开关可以包括：第一开关，选择差分对中的第一和第二所选差分对；以及第二开关，连接多个电流源中的每个，以提供第一和第二工作电流中的一个。[发明的效果]根据本公开的各种示例性相位插值器将稳定电容器连接至差分对的源极耦合节点。结果，源极耦合节点处的电压波动被抑制，并且寄生电容对差分输出信号的相位的影响被抑制。从而，差分输出信号的相位误差可以被显著减小。附图说明图1是示出根据本公开的示例性相位插值器的构造的电路图。图2是示出在图12中示出的已知相位插值器的布线路径中存在的寄生电容的电路图。图3概念性地示出仅包括所选差分对的相位插值器。图4是示出不存在寄生电容的理想情况下的电流II和IQ的矢量和的图表。图5是示出在图3中示出的相位插值器中存在寄生电容的状态的概念图。图6是示出当存在寄生电容时电流II和IQ的矢量和的图表。图7是示出根据本公开的另一个示例性相位插值器的构造的电路图。图8是示出图12中示出的已知相位插值器的差分输出信号的相位的图表。图9是示出图1中示出的示例性相位插值器的差分输出信号的相位的图表。图10是示出差分输出信号的相位在第一象限中如何改变的概念图。图11是示出具有统一相位步幅的示例性相位插值器的差分输出信号的相位的图表。图12是示出已知相位插值器的构造的电路图。图13是示出参考时钟信号的整个循环由输入信号I、Ib、Q和Qb划分的第一至第四象限的概念图。图14是示出差分信号I、Ib、Q、以及Qb的波形的概念图。[参考数字]10、11、32：相位插值器12-1至12-4：差分对14-1至14-16：电流源16：一组开关18A、18B：负载电阻器20A、20B：NMOS晶体管21A、21B：PMOS晶体管22-1至22-4：象限切换开关24-1N和24-1P至24-16N和24-16P：相位切换开关26：寄生电容28-1至28-4：稳定电容器I、Ib、Q、Qb：差分输入信号OUTP、OUTN：差分输出信号i1、i2、II、IQ、IR、Icap：电流具体实施方式将参考在附图中示出的优选实施例解释根据本公开的示例性相位插值器。图1是示出根据本公开的示例性相位插值器的构造的电路图。图1中示出的示例性相位插值器10与图12中示出的已知相位插值器32具有基本相同的构造，但是进一步包括稳定电容器。即，相位插值器10包括四个差分对12-1至12-4、十六个电流源14-1至14-16、一组开关16、两个负载电阻器18A和18B，并且进一步包括四个稳定电容器28-1至28-4。示例性相位插值器10的基本操作与相位插值器32相同。差分对12-1包括源极相互耦合以形成源极耦合节点S的NMOS20A和20B。差分输入信号I和Ib被分别输入进NMOS20A和20B的栅极中。除了不同差分输入信号被输入进NMOS20A和20B的栅极之外，差分对12-2至12-4中的每个具有与差分对12-1相同的构造。即，差分输入信号Ib和I分别被输入进差分对12-2的NMOS20A和20B的栅极。差分输入信号Q和Qb分别被输入进差分对12-3的NMOS20A和20B的栅极。差分输入信号Qb和Q分别被输入进差分对12-4的NMOS20A和20B的栅极。输入信号I、Ib、Q和Qb与图12中示出的已知相位插值器32中使用的那些相同。输入信号I、Ib、Q和Qb是具有按照输入信号I、Q、Ib和Qb的顺序相互异相90°的正弦波形或接近正弦波形的四-相信号，并且它们具有相等幅度。从而，该对输入信号I和Ib可以被输入为差分输入信号，这是因为它们具有相反相位和相同幅度。类似地，该对输入信号Q和Qb可以被输入为差分输入信号，这是因为它们具有相反相位和相同幅度。差分对12-1至12-4中的每个根据输入进NMOS20A和20B的栅极的差分输入信号，划分提供给源极耦合节点的工作电流。差分对中的每个中的一对NMOS20A和20B可以具有相同尺寸。从而，当差分输入信号I和Ib或差分输入信号Q和Qb的差分电压是零时，NMOS20A和20B相等地划分工作电流。差分输入信号I和Ib或Q和Qb的幅度可以优选足够大，使得当差分输入信号的差分电压达到最大值时，几乎全部工作电流在该对NMOS20A和20B中的一个中流动。然而，也优选的是，限制差分输入信号的幅度，使得差分输出信号保持接近正弦波形。而且，差分对12-1至12-4中的所有NMOS20A和20B可以具有足以流动可以从电流源14-1至14-16提供的最大电流（即，由所有电流源14-1至14-16提供的电流的总和）的相同尺寸。该一组开关16根据控制代码被接通或断开，并且操作以切换在差分对12-1至12-4的源极耦合节点与电流源14-1至14-16之间的连接。控制代码还与图12中示出的已知相位插值器32中使用的相同，并且包括象限切换信号和相位切换信号。该一组开关16包括四个象限切换开关（第一开关）22-1至22-4和十六对相位切换开关（第二开关）24-1N和24-1P至24-16N至24-16P。象限切换开关22-1至22-4由象限切换信号接通或断开，用于切换包含差分输出信号OUTP和OUTN的相位的象限。相位切换开关24-1N和24-1P至24-16N和24-16P被接通或断开，用于切换每个象限中的差分输出信号OUTP和OUTN的相位。象限切换开关22-1和22-2的端子中的一个分别被连接至差分对12-1和12-2的源极耦合节点S。象限切换开关22-1和22-2的其他端子被共同连接至象限切换开关24-1N至24-16N的端子中的一个。象限切换开关22-3和22-4的端子中的一个被分别连接至差分对12-3和12-4的源极耦合节点S。象限切换开关22-3和22-4的其他端子被共同连接至相位切换开关24-1P至24-16P的端子中的一个。多对相位切换开关24-1N和24-1P至24-16N和24-16N中的每个的其他端子被共同连接至电流源14-1至14-16中的相应一个。象限切换开关22-1至22-4根据象限切换信号被接通或断开，以选择象限中的一个，其中，象限切换信号具有对应于第一至第四象限的四个值。为了选择第一象限，例如，象限切换开关22-1和22-3中的两个被接通，以选择差分对12-1和12-3，并且其他象限切换开关22-2和22-4被断开。相位切换开关24-1N和24-1P至24-16N和24-16P根据相位切换信号被接通或断开，以设置连接至差分对中的所选差分对的源极耦合节点的电流源的数量，其中，相位切换信号具有十六个值。在第一象限中，例如，相位切换开关分别将连接至差分对12-1的电流源的数量从16设置为1，并且进一步将连接至差分对12-3的电流源的数量从0设置为15。由此，相位切换开关24-1N和24-1P至24-16N和24-16P设置提供给差分对中的所选差分对的电流的量。在图1中示出的示例性实施例中，因为差分对12-1至12-4由NMOS20A和20B构造，提供给源极耦合节点S的电流流向地。即，电流源实际上将来自源极耦合节点的电流向地汲取。差分对12-1至12-4中的NMOS20A的漏极被共同连接以形成负输出节点N，使得流过差分对12-1至12w-4的NMOS20A的电流在负输出节点N处被结合或求和。差分对12-1至12-4中的NMOS20B的漏极被共同连接，以形成正输出节点P，使得流过差分对12-1至12w-4中的NMOS20B的电流在正输出节点N处被结合或求和。正和负输出节点P和N通过各自负载电阻器18B和18A被连接至电源。负载电阻器18B和18B将结合的电流转换为电压，以生成差分输出信号OUTP和OUTN。在图1中示出的示例性相位插值器中，负载电阻器18A和18B具有相同值。从而，相位插值器10生成具有由控制代码控制的相位的差分输出信号OUTP和OUTN。即，控制代码的象限切换信号选择差分对12-1和12-2中的一个，并且进一步选择差分对12-3和12-4中的一个，并且控制代码的相位切换信号设置提供给差分对中的所选差分对的电流的量。提供的电流被结合，并且生成具有根据象限切换信号和相位切换信号的相位的差分输出信号OUTP和OUTN。在图1中示出的示例性相位插值器中，象限切换信号具有四个值，并且相位切换信号具有十六个值。从而，控制代码一共具有16×4=64个值，并且该一组开关16具有64个相应的连接模式。由此，图1中示出的示例性相位插值器10可以在64步幅内设置差分输出信号的相位。最后，稳定电容器28-1至28-4分别被连接于电源电压和差分对12-1至12-4的源极耦合节点之间。稳定电容器稳定差分对12-1至12-4的源极耦合节点S。即，稳定电容器抑制源极耦合节点S处的电压的波动。在解释稳定电容器的效果之前，将参考图2至图6描述寄生电容的影响。图2是示出图12中示出的已知相位插值器32中的寄生电容的电路图。即，在差分对12-1至12-4的源极耦合节点和电流源14-1至14-16之间的路径中存在的寄生电容26被连接于源极耦合节点和地之间。在输入信号I和Q之间的第一象限中的相位插值中，象限切换开关22-1和22-3根据象限切换信号被接通，并且选择差分对12-1和12-3。图3概念地示出仅包括所选差分对12-1和12-3的相位插值器。在理想I-Q插值中，流过负载电阻器18A的电流IR由流过差分对12-1的NMOS20A的电流II和流过差分对12-3的NMOS20A的电流IQ的矢量和表示。即，IR=II+IQ，如图4中示出。在图4中，水平轴是I-Ib轴，并且垂直轴是Q-Qb轴。差分输出信号OUTP和OUTN的相位是θ1。在该情况下，差分输出信号OUTP和OUTN的相位θ1由提供给差分对12-1的源极耦合节点的电流i1和提供给差分对12-3的源极耦合节点的电流i2之间的比率确定。接下来，图5示出在差分对12-1的源极耦合节点和电流源之间的路径中存在的寄生电容26被连接于源极耦合节点和地之间的情况。虽然寄生电容还可以被连接至图2中示出的其他差分对的源极耦合节点，但是图5示出最简单的情况。在该情况下，差分对12-1的源极耦合节点处的电压的波动导致流过寄生电容26的电流Icap对寄生电容充电或放电。从电流源提供的电流I1和电流Icap的总和流过差分对12-1。从而，如图6中示出，实际上流过负载电阻器18A的电流IR被表示为IR=(I1+Icap)+IQ。从而，差分输出信号OUTN的相位改变为θ2，其中，θ1>θ2。注意，甚至当不连接寄生电容26时，源极耦合节点的电压也波动。即，当差分输入信号I和Ib的差分电压是零时，NMOS20A和20B均被接通，并且源极耦合节点的电压变为Vcommon-Vth。在此，Vcommon是差分输入信号I和Ib的共模电压，并且Vth是NMOS20A和20B的阈值电压。另一方面，当差分输入信号I和Ib的差分电压达到最大值时，即，当输入信号I的电压是Vmax并且输入信号Ib的电压是Vmin时，例如，仅NMOS20A被接通，并且源极耦合节点的电压变为Vmax-Vth，其高于Vcommon-Vth。从而，源极耦合节点的电压波动，具有差分输入信号I和Ib的频率的两倍的频率。如上所述，当寄生电容26连接至差分对的源极耦合节点时，电流icap流过寄生电容26。结果，差分输出信号OUTP和OUTN的相位包含与由控制代码预期的理想相位的相位误差。为了解决该问题，图1中示出的示例性相位插值器将稳定电容器28-1至28-4分别连接至差分对12-1至12-4的源极耦合节点。稳定电容器28-1至28-4抑制在源极耦合节点处的电压波动，并且减小流过寄生电容26的电流。结果，相位误差可以被减小，并且图1中示出的示例性相位插值器可以用控制代码准确地控制差分输出信号OUTP和OUTN的相位。为了有效地减小流过寄生电容的电流并且减小相位误差，稳定电容器需要具有足够大的电容。从而，稳定电容器28-1至28-4中的每个的电容值等于或大于在差分对中的相应一个的源极耦合节点和电流源之间的路径中存在的寄生电容26的值。稳定电容器中的每个的电容值可以优选为存在并且连接至差分对中的相应一个的源极耦合节点的寄生电容的值的两倍或更多，或者更优选为五倍或更多。在此，寄生电容的值根据由控制代码控制的该一组开关的连接模式改变。从而，稳定电容器的电容值可以等于或大于可以在路径中存在并且连接至源极耦合节点的寄生电容的最大值。此外，稳定电容器的电容值可以优选为连接至源极耦合节点的寄生电容的最大值的两倍或更多，或者进一步优选为五倍或更多。通常，当提供给源极耦合节点的工作电流增加至最大值时，连接至源极耦合节点的寄生电容增加至最大值。在图1中示出的示例性相位插值器10中，当提供给源极耦合节点的工作电流通过将所有电流源连接至源极耦合节点增加至最大值时，连接至源极耦合节点的寄生电容增加至最大值。而且，可以优选稳定电容器具有与当不连接稳定电容器时的幅度相比可以将源极耦合节点处的电压波动的幅度减小至1/2或更小的电容值。在此，当更高寄生电容被连接至源极耦合节点时，要求更高寄生电容的电容值来减小电压波动。从而，可以优选稳定电容器具有与当不连接稳定电容器的情况相比可以将源极耦合节点的电压波动的幅度减小至1/2或更小的电容值，即使当寄生电容增加至最大值时，即，如果当提供给源极耦合节点的工作电流增加至最大值时寄生电容增加至最大值，可以优选稳定电容器具有与不连接稳定电容器的情况相比可以将最大工作电流被提供到的源极耦合节点的电压波动的幅度减小至1/2或更少的电容值。可以更优选稳定电容器具有与不连接稳定电容器的情况相比将具有最大值的寄生电容被连接至源极耦合节点的波动电压的幅度减小至1/5或更少、或进一步减小至1/10或更少的电容值。差分对还可以由PMOS（p-沟道MOS晶体管）构造。在该情况下，到电源和到地的连接被互换。到第一至第四象限的划分和电流源由所有象限共享使用是可选的。可以将参考时钟信号的整个循环划分为任何数量的区域。稳定电容器还有效地减小仅由一些象限或区域共享电流源的相位插值器中的寄生电容的波动。稳定电容器甚至在提供用于象限或区域中的每个的单独电流源的相位插值器中有效。当合适时，电流源的数量和各自电流源的电流的量可以被改变。提供能够用于将所有电流源连接至差分对中的每个的一组开关也是可选的。可以包括可仅连接至差分对中的特定一个或多个的电流源。提供包括象限切换开关和相位切换开关的一组开关是可选的。当合适时，开关的数量和开关之间的连接可以被改变。当提供切换在差分对的源极耦合节点和电流源之间的连接的一组开关，以切换循环中的区域和区域内的相位时，连接至源极耦合节点的寄生电容根据该一组开关的连接模式改变。从而，稳定电容器有效地减小寄生电容的影响，而不管该一组开关的特定构造。图1中示出的稳定电容器28-1至28-4被分别连接于地和差分对12-1至12-4的源极耦合节点之间。还可以在地或其他参考电压与源极耦合节点之间连接稳定电容器。图7示出另一个示例性相位插值器11，其中，差分对12-1至12-4中的每个包括PMOS21A和21B。在图7中示出的示例性相位插值器中，稳定电容器28-1至28-4被分别连接于地和差分对12-1至12-4的源极耦合节点S之间。电流源14-1至14-16从电源汲取各自电流。负载电阻器18A和18B被分别连接于地和输出节点N和P之间。接下来，比较根据本公开的示例性相位插值器10的特征和已知相位插值器32的特征。图8是示出图12中示出的已知相位插值器的差分输出信号的相位的图表。在图8中，垂直轴表示实际差分输出信号OUTP和OUTN的相位，并且水平轴表示由控制代码预期的差分输出信号的相位。图8中的每个封闭正方形对应于控制代码的值中的每个。因为已知相位插值器32中的差分输出信号OUTP和OUTN的相位受寄生电容26影响，在期望相位和实际相位之间存在很大误差，如在该图表中示出。相反，图9是示出根据本公开的示例性相位插值器10的差分输出信号的相位的图表。示例性相位插值器10包括分别连接至差分对12-1至12-4的源极耦合节点的稳定电容器28-1至28-4。从而，示例性相位插值器可以抑制寄生电容26对差分输出信号OUTP和OUTN的相位的影响。如该图表中示出，差分输出信号的期望相位和实际相位基本相同。即，示例性相位插值器将寄生电容的影响有效地抑制到影响可被忽略的程度。注意，虽然稳定电容器抑制源极耦合节点处的电压波动并且减小流过寄生电容的电流，但是稳定电容器生成流过稳定电容器本身的电流。特别是，虽然源极耦合节点处的电压波动被抑制，但是大电流可以流动以给稳定电容器充电和放电，这是因为稳定电容器具有比寄生电容更大的电容值。从而，稳定电容器减少相位误差不是不言而喻的。实际上，示例性相位插值器10具有可以抵消在稳定电容器中流动的电流的影响的构造。即，示例性相位插值器10具有接收相同差分输入信号I和Ib的一对差分对12-1和12-2。从而，假设（i）连接至差分对12-1和12-2的各自源极耦合节点的稳定电容器28-1和28-2具有相同电容，并且（ii）连接至差分对12-1和12-2的源极耦合节点的稳定电容器28-1和28-2的电容大于连接至各自源极耦合节点的寄生电容，差分对12-1和12-2的源极耦合节点波动具有相同幅度和相同相位。结果，在差分对12-1和12-2的源极耦合节点处的电压波动生成流过具有相同幅度和相同相位的稳定电容器28-1和28-2的电流。然而，差分对12-1和12-2接收具有相反相位的差分输入信号I和Ib。即，输入信号I和Ib分别被输入到差分对12-1的NMOS20A和20B，同时相同输入信号分别被输入到差分对12-2的NMOS20B和20A。从而，流过稳定电容器28-1和28-2的电流流过具有相反相位的差分对12-1和12-2的NMOS20A和20B。即，例如，当I信号的电压高于Ib信号的电压时，电流流过差分对12-1的NMOS20A，同时当Ib信号的电压高于I信号的电压时，电流流过差分对12-2的NMOS20A。换句话说，流过稳定电容器28-1和28-2的电流流过具有相同相位的差分对12-1和12-2的NMOS20A和20B中的相反一个。即，当I信号的电压高于Ib信号的电压时，电流流过差分对12-1的NMOS20A和差分对12-2的NMOS20B，同时当Ib信号的电压高于I信号的电压时，电流流过差分对12-1的NMOS20B和差分对12-2的NMOS20A。从而，流过稳定电容器28-1和28-2的电流流过具有相同幅度和相同相位的负载电阻器18A和18B，并且生成无差分输出信号。同样应用至第二对差分对12-3和12-4，其接收具有相反相位的差分输入信号Q和Qb。结果，流过稳定电容器28-1至28-4的电流不影响差分输出信号的相位。如上所述，图1中示出的示例性相位插值器10具有以下构造：（i）提供接收具有相反相位的相同差分输入信号的多对差分对；以及（ii）从通过共同连接差分对中的晶体管的漏极而形成的正和负输出节点输出差分输出信号。具有该构造的示例性相位插值器能够消除在稳定电容器中流动的电流的影响并且能够有效减小寄生电容的影响。分析指出，优选将具有相同电容的稳定电容器连接至接收相同差分输入信号的差分对的源极耦合节点。在图1中示出的示例性相位插值器中，优选连接至差分对12-1和12-2的源极耦合节点的稳定电容器28-1和28-2具有相同电容。还优选连接至差分对12-3和12-4的源极耦合节点的稳定电容器28-3和28-4具有相同电容。然而，即使在接收相同差分输入信号的连接至差分对的源极耦合节点的稳定电容器的电容不相同的情况下，在示例性相位插值器中提供的具有上述构造的稳定电容器仍可以减小寄生电容的影响。可以通过使用例如电路仿真来估计差分输出信号中的相位误差，并且能够确定稳定电容器的电容，使得将相位误差抑制在可接受的范围内。连接至接收不同差分输入信号的差分对的源极耦合节点的稳定电容器不必要具有相同电容。即，连接至差分对12-1和12-2的源极耦合节点的稳定电容器28-1和28-2可以具有与连接至差分对12-3和12-4的源极耦合节点的稳定电容器28-3和28-4的电容不同的电容。接下来，描述改进差分输出信号的相位和控制代码的值之间的线性关系的方法。示例性相位插值器10确保期望相位和实际相位与图9中示出的相同。然而，表示对应于控制代码的连续值的差分输出信号的相位之间的步幅的封闭正方形之间的间隔改变。这意味着从0°至360°的相位范围不由控制代码的值统一地划分。换句话说，差分输出信号的相位和控制代码的值之间的线性关系是不好的。注意，具有图9中示出的特征的示例性相位插值器可以在各种应用中有利地被使用，这是因为减小的相位误差。然而，在一些其他应用中，线性是期望的。从而，作出示例性相位插值器的进一步修改以改进线性关系。图10是示出差分输出信号的相位在第一象限中改变的状态的概念图。图10示出I和Q矢量的长度在0至8的九个步幅中改变的示例。当I矢量的长度是8并且Q矢量的长度是0时，即，当所有电流源都将工作电流提供给差分对12-1并且没有电流源将工作电流提供给差分对12-3时，差分输出信号的相位是θ0=0°。当I矢量的长度是0并且Q矢量的长度是8时，差分输出信号的相位是θ8=90°。当I矢量的长度从7改变至1并且Q矢量的长度从1改变至7时，差分输出信号的相位从θ1改变至θ7。可以从tan-1(Q/I)计算差分输出信号θ1至θ7的相位。相位θ1是tan-1(1/7)≈8.1°。相位θ2至θ7分别约等于18.4°、31.0°、45.0°、59.0°、71.6°、以及81.9°。这些相位之间的比较揭露了θ1-θ0<θ2-θ1。类似地，θ2-θ1<θ3-θ2，并且θ3-θ2<θ-θ3。相反，θ5-θ4>θ6-θ5，θ6-θ5>θ7-θ6，并且θ7-θ6>θ8-θ7。以此方式，当电流源14-1至14-16中的所有都提供相同电流时，相位步幅不统一，如图9中示出。为了使得相位步幅统一，步幅中的每个中的I和Q矢量的长度使用三角函数、或由表达式（1）给出的反正切被确定，并且从而电流源14-1至14-1至14-16的电流被加权。特别是，形成电流源的晶体管的尺寸在约±40%范围内被增加或减小。例如，当第一象限被表达为八个相等划分时：θ0=0.00°，θ1=11.25°，θ2=22.50°，θ3=33.75°，…，θ7=78.75°，θ8=90.00°。θN可以从以下计算：tan-1(Qn/In)=θN…(1)其中，I矢量的长度是In，Q矢量的长度是Qn，并且N=1至7。例如，当N=1时，电流源的尺寸可以由以下确定：tan-1(Qn/In)=tan-1(iQ/itotal-iQ)=11.25°。在此，iQ是将工作电流提供给差分对12-3的电流源中的一个的电流，并且itotal是电流源14-1至14-16的总电流。其他电流源的电流可以通过重复该计算确定。除了第一象限中的I和Q矢量用第二象限中的Q和Ib矢量、用第三象限中的Ib和Qb矢量、以及用第四象限中的Qb和I矢量代替之外，同样应用至第二至第四象限的情况。实际上，实现第一象限中的统一相位步幅的电流源的电流的加权确保其他象限中的统一相位步幅。图11是示出示例性相位插值器的差分输出信号的相位的图表，其中，电流源的电流被加权，以使相位步幅统一。在图11中，垂直轴表示差分输出信号的实际相位，并且水平轴表示由控制代码预期的相位。如该图表中示出，差分输出信号的相位和预期相位相同。另外，表示对应于控制代码的连续值的差分输出信号的相位之间的步幅的封闭正方形之间的间隔是统一的。即，从0°至360°的相位范围用统一相位步幅划分，并且差分输出信号的相位和控制代码的值之间的线性关系被改进。具有稳定电容器的示例性相位插值器10显著减小由控制代码预期的相位与差分输出信号的实际相位之间的误差。而且，电流源14-1至14-16的电流被加权，以使步幅统一，并且使能改进差分输出信号的相位和控制代码的值之间的线性关系。图1中示出的示例性相位插值器10被使用在工作在3GHz频带中的电路系统中。稳定电容器28-1至28-4中的每个的电容约为250fF，其比连接至源极耦合节点的寄生电容26的最大值约大五倍。电路仿真指示，在添加稳定电容器之前，源极耦合节点处的电压波动的幅度约为120mV，并且在添加稳定电容器之后，具有输入信号的相同幅度的电压波动的幅度被减小至20mV。寄生电容的影响被充分抑制到相位误差可被忽视的程度。稳定电容器不要求不可接受地大的面积。即，四个稳定电容器28-1至28-4的总覆盖区（footprint）与电流源的覆盖区基本相同。要求用于减小相位误差的稳定电容器的电容取决于各种因素。虽然如此，稳定电容器的电容可以通过估计可以连接至差分对的源极耦合节点的最大寄生电容、源极耦合节点处的电压波动等被适当地确定。虽然参考被提出作为实例的特定实施例描述了本公开的发明，但是明显地，多个改变、修改和变化对于本领域技术人员来说是显而易见的。从而，在此阐述的发明的实施例意指是示意性的，而不是限制性的。存在可以在不脱离发明的范围的情况下作出的改变。