一种用于数字麦克风的连续时间多比特模数转换器的制造方法
【专利摘要】本发明涉及信号处理【技术领域】，具体涉及一种模数转换器。一种用于数字麦克风的连续时间多比特模数转换器，应用于数字麦克风，包括第一功能单元、与第一功能单元连接的第二功能单元，第一功能单元通过信号输入端接收模拟输入信号，并通过信号输出端连接第二功能单元的信号输入端，第一功能单元包括多个依次级联的积分器、一多比特量化器、一多比特数模转换器、一加法器；加法器位于第一个积分器的输入端；第一功能单元用于将模拟输入信号转换为多比特码流；第二功能单元用于将多比特码流转化为单比特码流输出。本发明减少了积分器的阶数，降低了模数转换器的功耗和系统复杂度，同时增加了模数转换器输入的动态范围。
【专利说明】—种用于数字麦克风的连续时间多比特模数转换器
【技术领域】
[0001]本发明涉及信号处理【技术领域】，具体涉及一种模数转换器。
【背景技术】
[0002]随着消费类电子设备产品对音频领域越来越高的要求，西格玛德尔塔调制器作为一种实现高分辨率模拟数字转换的有效途径，越来越受到关注，并广泛用于音频处理【技术领域】。
[0003]现有技术中常用于数字麦克风的模数转换器为单比特四阶西格玛德尔塔模数转换器，如图1所示，其包括依次级联的第一阶积分器(Stgl)、第二阶积分器(stg2)、第三阶积分器(stg3)及第四阶积分器(stg4);还包括一单比特量化器(lbit_adc)、一数模转换器(lbit dac)、及一加法器；输入信号(in)经过上述的模数转换器，最终输出信号(Ibitdout)为一位数字PDM (Pulse-Density Modulated，脉冲密度调制码)码流，以满足数字麦克风行业标准对单比特PDM码流的需求。
[0004]由于积分器是模数转换器中的主要功耗单元，采用多个阶数的积分器势必提高了系统的功耗和复杂度，无法满足消费类电子设备对低功耗高分辨率的模数转换器的要求。
【发明内容】
[0005]本发明的目的在于，提供一种用于数字麦克风的连续时间多比特模数转换器，解决以上技术问题。
[0006]本发明所解决的技术问题可以采用以下技术方案来实现:
[0007]—种用于数字麦克风的连续时间多比特模数转换器，应用于数字麦克风，其中，包括第一功能单元及与所述第一功能单元连接的第二功能单元，所述第一功能单元包括一信号输入端、一信号输出端，所述第一功能单元通过所述信号输入端接收模拟输入信号，并通过所述信号输出端连接所述第二功能单元的信号输入端；
[0008]所述第一功能单元包括多个依次级联的积分器、一多比特量化器、一用于反馈的多比特数模转换器、一加法器；所述加法器位于其中第一个所述积分器的输入端；
[0009]所述多比特量化器用于接收每一级积分器的输出信号并量化为数字信号；所述多比特数模转换器将所述多比特量化器获得的数字信号转换为模拟信号；所述加法器用于接收所述多比特数模转换器转换的模拟反馈信号，并对模拟输入信号与模拟反馈信号求差，得出误差信号；
[0010]所述第一功能单元用于将模拟输入信号转换为多比特码流；所述第二功能单元用于将多比特码流转化为单比特码流输出。
[0011 ] 优选地，所述积分器采用连续时间积分器。
[0012]优选地，所述积分器包括一运算放大器，所述运算放大器设有同相输入端、反相输入端，所述同相输入端接一参考信号；
[0013]所述积分器的反相输入端通过一电容连接所述积分器的输出信号端；和/或所述积分器的反相输入端通过一电阻连接输入信号或上一级积分器的输出信号。
[0014]优选地，所述第二功能单元包括多个依次级联的数字积分器、一单比特编码器、一多比特编码器、一数字加法器，所述数字加法器位于第一个所述数字积分器的输入端；
[0015]所述单比特编码器用于接收每一级数字积分器的输出信号并进行编码；所述多比特编码器将单比特编码器获得的数字信号转换为多比特编码信号；所述数字加法器接收所述多比特编码信号，并对输入信号与编码信号求差，得出误差信号。
[0016]优选地，所述数字积分器采用D类型的触发器。
[0017]优选地，所述第一功能单元包括m个依次级联的积分器；所述多比特量化器为一 η比特量化器；所述多比特数模转换器为一 η比特数模转换器；其中m，η分别为一大于等于I的正整数。
[0018]优选地，所述第二功能单元包括m个依次级联的数字积分器；所述多比特编码器为一 η比特编码器；
[0019]其中m，η分别为一大于等于I的正整数。
[0020]优选地，所述第一功能单元包括2个依次级联的积分器；
[0021]和/或所述多比特量化器为一 4比特量化器；所述多比特数模转换器为一 4比特数模转换器。
[0022]优选地，所述第二功能单元包括2个依次级联的数字积分器；和/或所述多比特编码器为一 4比特编码器。
[0023]有益效果:由于采用以上技术方案，本发明减少了积分器的阶数，降低了模数转换器的功耗和系统复杂度，同时增加了模数转换器输入的动态范围。
【专利附图】
【附图说明】
[0024]图1为现有技术的单比特四阶西格玛德尔塔模数转换器示意图；
[0025]图2为本发明采用的第一功能单元的结构示意图；
[0026]图3为图2的一种具体实施例的示意图；
[0027]图4为本发明的第一功能单元的积分器的结构示意图；
[0028]图5为本发明采用的第二功能单元的结构示意图；
[0029]图6为本发明用于数字麦克风的多比特模数转换器示意图。
【具体实施方式】
[0030]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0031]需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
[0032]下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
[0033]参照图2、图3、图5、图6，一种用于数字麦克风的连续时间多比特模数转换器，应用于数字麦克风，其中，包括第一功能单元I及与第一功能单元I连接的第二功能单元2，第一功能单兀I包括一信号输入端、一信号输出端，第一功能单兀I通过信号输入端接收模拟输入信号，并通过信号输出端连接第二功能单元2的信号输入端，第一功能单元I包括多个依次级联的积分器、一多比特量化器、一多比特数模转换器、一加法器；加法器位于第一个积分器的输入端；多比特量化器用于接收每一级积分器的输出信号并量化为数字信号；多比特数模转换器将多比特量化器获得的数字信号转换为模拟信号；加法器用于接收多比特数模转换器转换的模拟反馈信号，并对模拟输入信号与模拟反馈信号求差，得出误差信号；第一功能单元I用于将模拟输入信号转换为多比特码流；第二功能单元2用于将多比特码流转化为单比特码流输出。
[0034]由于单比特码流和多比特码流相比，所有信息都包含在一位的数据流中，后续的处理可以直接对一位的数据流进行信号处理，避免了数据多路传输时的延迟不一致和数据线之间的干扰，同时能够提高电路的处理速度。本发明采用将多比特码流转化为为单比特码流输出，以满足数字麦克风行业标准要求。
[0035]参照图4，本发明第一功能单元的积分器采用连续时间积分器。上述的积分器主要包括一运算放大器21，运算放大器21设有同相输入端，反相输入端，同相输入端接一参考信号(Vcm);积分器的反相输入端通过一电容(Cl)连接积分器的输出信号端；和/或积分器通过一电阻(Rl)连接输入信号(in)或上一级积分器的输出信号。
[0036]第一功能单元采用连续时间积分器，实现了对模拟输入信号实现了连续时间的多比特模数转换，并且降低了模数转换器的开关噪声和静态电流。连续时间西格玛德尔塔调制器的功耗通常比离散时间西格玛德尔塔调制器小，特别适合高速、低功耗的应用中。
[0037]同时本发明的第一功能单元还采用多比特量化器，相对于单比特量化器，多比特量化器可以降低量化增益对输入信号的依赖，使得反馈环路的线性度得到提高，并且多比特量化器可以提高调制器的饱和输入，在增加了信号输入范围的同时也增加了系统的稳定性。
[0038]本发明的第二功能单元2包括多个依次级联的数字积分器、一单比特编码器(lbit_Code)、一多比特编码器、一数字加法器，数字加法器位于第一个数字积分器的输入端；单比特编码器用于接收每一级数字积分器的输出信号并进行编码；多比特编码器将单比特编码器获得的数字信号转换为多比特编码信号；数字加法器接收多比特编码信号，并对输入信号与编码信号求差，得出误差信号。
[0039]参照图2，本发明的第一功能单元I包括m个依次级联的积分器；分别为第一积分器(stgl)、第二积分器(stg2)、。。。、第m-Ι积分器(stgm-1)、第m积分器(stgm) ;—n比特量化器(nbit_adc); — η比特数模转换器(nbit dac)及一加法器,模拟输入信号(In)经过第一功能单元获得η比特码流(nbit dout)；
[0040]参照图5，第二功能单元2包括m个依次级联的数字积分器；分别为第一数字积分器(stgl')、第二数字积分器(stg ')、。。。、第m-Ι数字积分器(stgm-Ι ')、第m数字积分器(stgm ');一单比特编码器(lbit_code), — η比特编码器(nbit_code)及一数字加法器；n比特码流(nbit dout)经过第二功能单元获得单比特码流(lbit dout)。
[0041]上述的m，η分别为一大于等于I的正整数。
[0042]上述的数字积分器采用D类型的触发器(DFF)实现。
[0043]参照图3，为本发明的第一功能单元I的一种具体实施例，一前馈型四比特两阶西格玛德尔塔模数转换器，第一功能单元I包括两个依次级联的积分器(Stgl，Stg2);多比特量化器为一四比特量化器(4bit_adc);多比特编码器为一四比特编码器(4bit_Code)。多比特数模转换器为一四比特数模转换器(4bit dac)。模拟输入信号(In)经过第一功能单元获得4比特码流(4bit dout)ο
[0044]本发明的第一功能单元采用多比特西格玛德尔塔模数转换器，与现有技术的单比特西格玛德尔塔模数转换器相比，具有以下优势:
[0045]I)实现了相同的信噪比，降低了积分器的阶数，降低了系统功耗和复杂度；
[0046]2)对时钟抖动(jitter)的敏感度是单比特西格玛德尔塔模数转换器的2_祝倍，从而放宽了对系统时钟的要求；
[0047]3)多比特西格玛德尔塔模数转换器的周期讯号产生(idle tone)远小于单比特西格玛德尔塔模数转换器，所以可以不需要额外增加模数转换器(ADC)输入的失调电压来抑制周期讯号产生，从而增加了模数转换器输入的动态范围。
[0048]本发明的第一功能单元是在模拟域中实现的，即主要通过模拟电路，包括放大器、积分器、比较器等实现；本发明的第二功能单元是在纯数字域中实现的，即主要通过数字电路，包括触发器(如D类型触发器)、逻辑门电路(logic gate)、加/减法器等实现。
[0049]本发明的西格玛德尔塔调制器不仅仅限于前馈型，还可以采用其他构型，如反馈型，MASH型等，即可以与任何西格玛德尔塔架构配合使用。
[0050]以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
【权利要求】
1.一种用于数字麦克风的连续时间多比特模数转换器，应用于数字麦克风，其特征在于，包括第一功能单元及与所述第一功能单元连接的第二功能单元，所述第一功能单元包括一信号输入端、一信号输出端，所述第一功能单元通过所述信号输入端接收模拟输入信号，并通过所述信号输出端连接所述第二功能单元的信号输入端； 所述第一功能单元包括多个依次级联的积分器、一多比特量化器、一用于反馈的多比特数模转换器、一加法器；所述加法器位于其中第一个所述积分器的输入端； 所述多比特量化器用于接收每一级积分器的输出信号并量化为数字信号；所述多比特数模转换器将所述多比特量化器获得的数字信号转换为模拟信号；所述加法器用于接收所述多比特数模转换器转换的模拟反馈信号，并对模拟输入信号与模拟反馈信号求差，得出误差信号； 所述第一功能单元用于将模拟输入信号转换为多比特码流；所述第二功能单元用于将多比特码流转化为单比特码流输出。
2.根据权利要求1所述的一种用于数字麦克风的连续时间多比特模数转换器，其特征在于，所述积分器采用连续时间积分器。
3.根据权利要求2所述的一种用于数字麦克风的连续时间多比特模数转换器，其特征在于，所述积分器包括一运算放大器，所述运算放大器设有同相输入端、反相输入端，所述同相输入端接一参考信号； 所述积分器的反相输入端通过一电容连接所述积分器的输出信号端；和/或所述积分器的反相输入端通过一电阻连接输入信号或上一级积分器的输出信号。
4.根据权利要求1所述的一种用于数字麦克风的连续时间多比特模数转换器，其特征在于，所述第二功能单元包括多个依次级联的数字积分器、一单比特编码器、一多比特编码器、一数字加法器，所述数字加法器位于第一个所述数字积分器的输入端； 所述单比特编码器用于接收每一级数字积分器的输出信号并进行编码；所述多比特编码器将单比特编码器获得的数字信号转换为多比特编码信号；所述数字加法器接收所述多比特编码信号，并对输入信号与编码信号求差，得出误差信号。
5.根据权利要求4所述的一种用于数字麦克风的连续时间多比特模数转换器，其特征在于，所述数字积分器采用D类型的触发器。
6.根据权利要求1所述的一种用于数字麦克风的连续时间多比特模数转换器，其特征在于，所述第一功能单元包括m个依次级联的积分器；所述多比特量化器为一 η比特量化器；所述多比特数模转换器为一 η比特数模转换器；其中m，η分别为一大于等于I的正整数。
7.根据权利要求4所述的一种用于数字麦克风的连续时间多比特模数转换器，其特征在于，所述第二功能单元包括m个依次级联的数字积分器；所述多比特编码器为一η比特编码器； 其中m，η分别为一大于等于I的正整数。
8.根据权利要求6所述的一种用于数字麦克风的连续时间多比特模数转换器，其特征在于，所述第一功能单元包括2个依次级联的积分器； 和/或所述多比特量化器为一 4比特量化器；所述多比特数模转换器为一 4比特数模转换器。
9.根据权利要求7所述的一种用于数字麦克风的连续时间多比特模数转换器，其特征在于，所述第二功能单元包括2个依次级联的数字积分器；和/或所述多比特编码器为一 4比特编码器。
【文档编号】H03M3/04GK104348484SQ201310330578
【公开日】2015年2月11日 申请日期:2013年7月31日 优先权日:2013年7月31日
【发明者】叶菁华 申请人:上海耐普微电子有限公司, 钰太科技股份有限公司