专利名称：模数转换器的制作方法
技术领域：
模数转换器技术领域[0001]本实用新型涉及微电子领域，尤其涉及一种模数转换器。
背景技术：
[0002]模数转换器(Analog to Digital Converter,简称:ADC)通常是指一个将模拟信号转变为数字信号的电子元件。通常的ADC是将一个输入电压信号转换为一个输出的数字信号，ADC的精度与参考电压的精度休戚相关，参考电压是将模拟电压值转换为数字值的电压基准。[0003]如
图1所示，为现有技术中ADC的结构框图，该ADC可以包括模数转换模块11和参考电压生成模块12，参考电压生成模块12给模数转换模块11提供参考电压信号，模数转换模块11根据参考电压信号将输入电压信号转换为数字信号。为了优化整体性能，在图1中，模数转换模块11的差分输入端接收差分输入电压信号，差分输出端输出差分数字电压信号，其中，差分输入电压信号为+Vin和-Vin，差分数字电压信号为+Vout和-Vout ;参考电压生成模块12输出差分参考电压信号Vrefp_0和Vrefn_0。如图2A所示，为现有技术图1中的参考电压生成模块的结构示意图，差分基准电压信号Vrefp和Vrefn经过单位增益缓冲器1211的驱动后，输出差分参考电压信号Vrefp_0和Vrefn_0，其中，单位增益缓冲器121的内阻为rO，单位增益缓冲器1211两个输出端之间的电容为Q。如图2B所示，为现有技术图1中模数转换模块的结构示意图，模数转换模块11可以包括余量增益放大器(Multiplied Digital to Analog Convertor,简称:MDAC) 111 和比较器 112,其中，比较器112将输入电压信号Vin与预定阈值进行比较，输出比较结果，MDACl 11根据比较结果和参考电压信号，将差分输入电压信号+Vin和-Vin转换为差分数字电压信号+Vout和-Vout。[0004]如图3A所示，为现有技术中施加在ADC上的时钟信号的波形示意图，施加在ADC上的时钟信号有两个:采样时钟信号和建立时钟信号，在采样时钟信号为高电平(称为:时钟米样相，用相位I表不)时为ADC的米样时间,在建立时钟信号为高电平(称为:时钟建立相，用相位2表示)时为ADC的建立时间，相位I和相位2之间的空闲时间为非交叠时间。[0005]MDACl 11通常有两种实现方式，下面分别结合这两种实现方式，说明图1所示ADC的工作原理。[0006]如图3B所示，为现有技术中MDAC处于相位I的一种电路示意图，如图3C所示，为现有技术中MDAC处于相位2的一种电路示意图，参见图3B，在相位I时，开关sw7和开关sw8闭合，正输入电压信号+Vin对MDACl 11的正输入端的采样电容C2和反馈电容Cl充电，充电后的采样电容C2和反馈电容Cl上的电荷量分别为+Vin*Cl和+Vin*C2，负输入电压信号-Vin对MDAC的负输入端的采样电容C3和反馈电容C4充电，充电后的采样电容C3和反馈电容C4上的电荷量分别为-Vin*C3和_Vin*C4。如表I所示，为现有技术中图3B所示MDAC处于相位2的工作过程参考表，其中，Vref = (Vrefp-Vrefn)，根据输入电压信号Vin的值，将ADC的工作过程分为3个区域:[0007]区域1:当输入电压信号Vin的值处于(_l*Vref，-0.25*Vref)之间时，比较器112输出逻辑信号“1”，在比较器112输出的逻辑信号的控制下，开关SWl位于负参考电压信号输入端Refn,开关sw2位于正参考电压信号输入端Refp, MDACl 11的负参考电压信号输入端Refn需要负参考电压信号Vrefn_0提供的电荷为(Vrefn_0_Vin) *C2，MDACl 11的共模电压端vcm需要的电荷为O，MDACl 11的正参考电压信号输入端Refp需要正参考电压信号 Vrefp_0 提供的电荷为(Vrefp_0+Vin) *C3。[0008]区域2:当输入电压信号Vin的值处于(-0.25*Vref，0.25*Vref))之间时，比较器 112输出逻辑信号“0”，在比较器112输出的逻辑信号的控制下，开关swl和sw2位于共模电压端vcm, MDACl 11的负参考电压信号输入端Refn和正参考电压信号输入端Refp需要负参考电压信号Vrefn_0和正参考电压信号Vrefp_0的电荷为0，共模电压端vcm需要的电荷为 2*vcm*C2。[0009]区域3:当输入电压信号Vin的值处于(0.25*Vref，l*Vref )之间时，比较器112输出逻辑信号“-1”，在比较器112输出的逻辑信号的控制下，开关swl位于正参考电压信号输入端Refp,开关sw2位于负参考电压信号输入端Refn, MDACl 11的负参考电压信号输入端 Refn需要负参考电压信号Vrefn_0提供的电荷为(Vrefn_0+Vin) *C3，共模电压端vcm需要的电荷为0，MDACl 11的正参考电压信号输入端Refp需要正参考电压信号Vrefp_0提供的电荷为(Vrefp_0-Vin)*C2。[0010]表1[0011]
权利要求1.一种模数转换器，包括参考电压生成模块和模数转换模块，其中: 所述参考电压生成模块包括参考电压生成单元，所述参考电压生成单元被构造为输出差分参考电压信号，所述差分参考电压信号包括正参考电压信号和负参考电压信号； 所述模数转换模块被构造为接收差分输入电压信号和差分参考电压信号作为输入，输出差分数字电压信号，所述差分输入电压信号包括正输入电压信号和负输入电压信号，所述模数转换模块包括比较器和余量增益放大器； 其特征在于，所述参考电压生成模块还包括动态平衡单元，所述动态平衡单元包括: 第一电容，等于所述余量增益放大器的正输入电压信号端的采样电容，一端与公共地端连接； 第二电容，等于所述余量增益放大器的负输入电压信号端的采样电容，一端与公共地端连接； 串联连接的第一开关和第一单位增益放大器，一端与所述第一电容的另一端连接，另一端接收所述正输入电压信号，所述第一开关在采样时钟信号的控制下闭合与断开； 串联连接的第二开关和第二单位增益放大器，一端与所述第二电容的另一端连接，另一端接收所述负输入电压信号，所述第二开关在采样时钟信号的控制下闭合与断开； 第三开关，一端接收所述正参考电压信号，另一端在建立时钟信号和所述比较器输出的信号的控制下选择性地连接所述第一电容或所述第二电容；· 第四开关，一端接收所述负参考电压信号，另一端在建立时钟信号和所述比较器输出的信号的控制下选择性地·连接所述第一电容或所述第二电容。
2.根据权利要求1所述的模数转换器，其特征在于，所述参考电压生成模块和所述模数转换模块集成在单个的集成电路中。
3.根据权利要求1所述的模数转换器，其特征在于，所述第一开关在采样时钟信号的控制下闭合与断开具体为:所述第一开关在采样时钟信号为高电平时闭合，在采样时钟信号为低电平时断开； 所述第二开关在采样时钟信号的控制下闭合与断开具体为:所述第二开关在采样时钟信号为高电平时闭合，在采样时钟信号为低电平时断开。
4.根据权利要求1所述的模数转换器，其特征在于，所述第三开关的另一端在建立时钟信号和所述比较器输出的信号的控制下选择性地连接所述第一电容或所述第二电容具体为: 当所述比较器输出逻辑I并且建立时钟信号为高电平时，所述第三开关的另一端连接所述第二电容； 当所述比较器输出逻辑-1并且建立时钟信号为高电平时，所述第三开关的另一端连接所述第一电容； 所述第四开关的另一端在建立时钟信号和所述比较器输出的信号的控制下选择性地连接所述第一电容或所述第二电容具体为: 当所述比较器输出逻辑I并且建立时钟信号为高电平时，所述第四开关的另一端连接所述第一电容； 当所述比较器输出逻辑-1并且建立时钟信号为高电平时，所述第四开关的另一端连接所述第二电容。
5.根据权利要求1所述的模数转换器，其特征在于，所述参考电压生成单元包括: 单位增益驱动器，具有差分输出端；电容，连接在所述差 分输出端之间。
专利摘要本实用新型涉及一种模数转换器。模数转换器包括参考电压生成模块和模数转换模块，其中参考电压生成模块包括参考电压生成单元，模数转换模块包括比较器和余量增益放大器；参考电压生成模块还包括动态平衡单元，动态平衡单元包括第一电容，一端与公共地端连接；第二电容，一端与公共地端连接；串联连接的第一开关和第一单位增益放大器；串联连接的第二开关和第二单位增益放大器；第三开关，一端接收正参考电压信号，另一端选择性地连接第一电容或第二电容；第四开关，一端接收负参考电压信号，另一端选择性地连接第一电容或第二电容。本实用新型可以在ADC的建立时间内，使得正参考电压信号和负参考电压信号提供的充电电荷与输入电压信号无关。
文档编号H03M1/34GK203071913SQ201320001489
公开日2013年7月17日 申请日期2013年1月4日 优先权日2013年1月4日
发明者张弛, 殷秀梅, 程华斌, 金锐 申请人:北京昆腾微电子有限公司