本公开要求享有2014年2月4日提交的美国申请No.14/172,150的优先权，该申请的内容在此为了所有目的通过引用的方式整体并入本文。本公开要求享有2013年9月11日提交的美国临时申请No.61/876,347的优先权，该申请的内容在此为了所有目的通过引用的方式整体并入本文。
技术领域
本公开涉及电子电路和方法，并且更特别地涉及宽带偏置电路和方法。
背景技术：
有时候耦合堆叠CMOS晶体管，以便于为了可靠性目的而分割跨多个装置摆动的电压。图1示出了典型的放大器级。输入信号施加至底部MOS器件101的栅极(例如处于共源极(CS)配置)。通常使用在电源和接地之间的电阻性元件(例如包括电阻器103和104的电阻器梯)而偏置顶部共源共栅(cascode)器件102(处于共栅极(CG)配置)。共源共栅器件具有保持偏置电压的栅极电容器105。如果电源电压保持恒定(或近似恒定)值，则用于使用电阻性元件偏置来自电源电压的电路中节点的传统方案是令人满意的。然而，在其中电源电压改变的应用中，电阻和电容可以影响电路的工作。
技术实现要素：
本公开包括用于宽带偏置电路的电路和方法。在一个示例性实施例中，放大器包括在放大器的输入端和输出端之间的共源共栅晶体管。共源共栅晶体管从偏置电路接收偏置，偏置电路包括在电源和第一节点之间的电阻器、在第一节点和参考电压(例如接地)之间的电阻器、以及在电源和第一节点之间的电容器。电源可以是经调制的的电源，其通过偏置电路耦合至在共源共栅晶体管的控制端子处的电容器。电感器被配置在共源共栅晶体管的端子与电源之间。电感器可以将输出从经调制的的电源信号隔离。
在一个实施例中，本公开包括放大器电路，包括第一晶体管，具有控制端子、第一端子和第二端子，控制端子配置用于接收输入信号；共源共栅晶体管，具有控制端子、第一端子和第二端子，其中共源共栅晶体管的第二端子耦合至第一晶体管的第一端子；电感器，具有耦合至共源共栅晶体管的第一端子的第一端子、以及耦合至经调制的电源端子的第二端子；第一电阻器，具有耦合至经调制的电源端子的第一端子、以及耦合至第一节点的第二端子；第二电阻器，具有耦合至第一节点的第一端子、以及耦合至参考电压的第二端子；以及电容器，具有耦合至经调制的电源端子的第一端子、以及耦合至第一节点的第二端子，其中第一节点耦合至共源共栅晶体管的控制端子，以及其中经调制的电源端子产生对应于输入信号的、随时间变化的电源信号。
在一个实施例中，共源共栅晶体管的控制端子包括电容。
在一个实施例中，第一电阻器、第二电阻器和电容器配置用于将随时间变化的电源信号在大于输入信号的第二频率范围的第一频率范围中耦合至共源共栅器件的控制端子。
在一个实施例中，第一电阻器的电阻与电容器的电容的第一乘积近似等于第二电阻器的电阻与共源共栅晶体管的控制端子处电容的第二乘积。
在一个实施例中，共源共栅晶体管是第一共源共栅晶体管，放大器电路进一步包括，第二共源共栅晶体管，具有控制端子、第一端子和第二端子，其中第二共源共栅晶体管的第一端子耦合至第一共源共栅晶体管的第二端子，以及其中第二共源共栅晶体管的第二端子耦合至第一晶体管的第一端子；第三电阻器，具有耦合至经调制的电源端子的第一端子、以及耦合至第二节点的第二端子；第四电阻器，具有耦合至第二节点的第一端子、以及耦合至参考电压的第二端子；以及第二电容器，具有耦合至经调制的电源端子的第一端子、以及耦合至第二节点的第二端子，其中第二节点耦合至第二共源共栅晶体管的控制端子。
在一个实施例中，电路进一步包括第三电阻器，耦合在第一节点与共源共栅晶体管的控制端子之间。
在一个实施例中，电感器将共源共栅晶体管的第一端子与在电感器的第二端子上的随时间变化的电源信号隔离。
在一个实施例中，输入信号的带宽小于随时间变化的电源信号的带宽。
在另一实施例中，本公开包括一种放大信号的方法，包括，在第一晶体管的控制端子上接收输入信号，第一晶体管具有控制端子、第一端子和第二端子；通过第一晶体管和共源共栅晶体管耦合输入信号以在共源共栅晶体管的第二端子上产生输出信号，共源共栅晶体管具有控制端子、第一端子和第二端子，其中共源共栅晶体管的第二端子耦合至第一晶体管的第一端子；在偏置电路的端子上从经调制的电源接收随时间变化的电源电压，偏置电路包括第一电阻器，具有耦合至经调制的电源端子的第一端子、以及耦合至第一节点的第二端子，第二电阻器，具有耦合至第一节点的第一端子、以及耦合至参考电压的第二端子，以及电容器，具有耦合至经调制的电源端子的第一端子、以及耦合至第一节点的第二端子，其中第一节点耦合至共源共栅晶体管的控制端子，将随时间变化的电源电压耦合至共源共栅晶体管的控制端子，以及在电感器中产生阻抗，电感器具有耦合至共源共栅晶体管的第一端子的第一端子、以及耦合至经调制的电源端子的第二端子，以将共源共栅晶体管的第一端子从随时间变化的电源电压隔离。
在一个实施例中，第一电阻器、第二电阻器和电容器配置用于将随时间变化的电源电压在大于输入信号的第二频率范围的第一频率范围中耦合至共源共栅器件的控制端子。
在一个实施例中，偏置电路是第一偏置电路，以及共源共栅晶体管是第一共源共栅晶体管，方法进一步包括，在第二偏置电路的端子上从经调制的电源接收随时间变化的电源电压，第二偏置电路包括第三电阻器，具有耦合至经调制的电源端子的第一端子、以及耦合至第二节点的第二端子，第四电阻器，具有耦合至第二节点的第一端子、以及耦合至参考电压的第二端子，以及第二电容器，具有耦合至经调制的电源端子的第一端子、以及耦合至第二节点的第二端子，其中第二节点耦合至第二共源共栅晶体管的控制端子，以及将随时间变化的电源电压耦合至第二共源共栅晶体管的控制端子。
在一个实施例中，方法进一步包括，通过耦合在第一节点和共源共栅晶体管的控制端子之间的第三电阻器而耦合随时间变化的电源电压。
在另一实施例中，本公开包括一种放大器电路，包括第一晶体管，具有控制端子、第一端子和第二端子，控制端子配置用于接收输入信号；共源共栅晶体管，具有控制端子、第一端子和第二端子，其中第二端子耦合至第一晶体管的第一端子；电感器，具有耦合至共源共栅晶体管的第一端子的第一端子、以及耦合用以接收经调制的电源端子的第二端子；以及用于将对应于来自经调制的电源端子的输入信号的随时间变化电源信号的最大频率耦合至共源共栅晶体管的控制端子以偏置共源共栅晶体管的装置。
在一个实施例中，用于耦合随时间变化电源信号的最大频率的装置包括第一电阻器，具有耦合至经调制的电源端子的第一端子、以及耦合至共源共栅晶体管的控制端子的第二端子；第二电阻器，具有耦合至共源共栅晶体管的控制端子的第一端子、以及耦合至参考电压的第二端子；电容器，具有耦合至经调制的电源端子的第一端子、以及耦合至共源共栅晶体管的控制端子的第二端子；以及电容，耦合至共源共栅晶体管的控制端子。
在一个实施例中，用于耦合随时间变化电源信号的最大频率的装置包括第一电阻器，具有耦合至经调制的电源端子的第一端子、以及耦合至第一节点的第二端子；第二电阻器，具有耦合至第一节点的第一端子、以及耦合至参考电压的第二端子；电容器，具有耦合至经调制的电源端子的第一端子、以及耦合至第一节点的第二端子；第三电阻器，耦合在第一节点与共源共栅晶体管的控制端子之间；以及电容，耦合至共源共栅晶体管的控制端子。
以下详细说明书和附图提供了对本公开的本质和优点的更好理解。
附图说明
图1示出了包括电阻性和电容性元件的传统偏置电路。
图2A示出了根据一个实施例的示例性宽带偏置电路。
图2B示出了根据另一实施例的示例性宽带偏置电路。
图3A示出了根据一个实施例的示例性宽带偏置电路。
图3B示出了图3A中示例性宽带偏置电路的频率响应。
图4示出了根据另一实施例的宽度偏置电路的另一示例。
图5示出了根据另一实施例的宽带偏置电路的另一示例。
图6示出了根据一个实施例的包络和输入信号的示例性频谱。
图7A示出了根据一个实施例的示例性信号。
图7B示出了根据一个实施例的示例性包络。
具体实施方式
本公开适用于宽带偏置电路。在以下说明书中，为了解释说明的目的，阐述数个示例和具体细节以便于提供对本公开的全面理解。然而对于本领域技术人员应该明显的是，如权利要求中所表达的本公开可以单独包括这些示例中的一些或全部特征、或者与以下所述的其他特征组合，并且可以进一步包括在此所述特征和概念的修改和等价形式。
本公开的一些实施例可以适用于包络追踪应用。在包络追踪应用中，电源电压Vdd可以随时间变化以减少电路的功率消耗。随时间变化的电源电压可以对应于输入信号，从而可以使用较少电能处理输入信号。使用包络追踪(ET)的一个示例性系统是在无线系统中的功率放大器(例如传输路径中用于驱动信号至天线的功率放大器)。
在一些ET应用中，包络信号的带宽可以显著地高于正被处理的信号的带宽。例如，功率放大器电源(VDD_ET)可以在扩展高达正被发送的信号的带宽的5-10倍的包络频率下调制。在20MHz下的长期演进无线协议(LTE)中，例如，电源的带宽可以扩展高达至200MHz。
如图1中所示的现有技术偏置电路的偏置电阻器和栅极电容的组合产生了低通频率响应。对于栅极电容的普通值而言，电阻器将需要为非常小(在几百欧姆范围中)以实现导致非常严重的功率放大器效率(PAE)退化(对于通用移动远程通信系统(UMTS)最大功率状况约为3-5％)的期望带宽。
图2A示出了根据一个实施例的示例性宽带偏置电路。在该示例中，电路210可以接收输入信号(IN)并且产生输出信号(OUT)。输出信号(OUT)可以是耦合至天线(未示出)以用于例如通过无线电波传输的RF信号。电路210可以包括偏置至特定值的一个或多个内部节点。在该示例中，电路210可以从经调制的电源230接收可以随着时间变化的电源电压VDD_ET。例如，在一些应用中，预处理方框240可以接收待发送的信号S，并且产生输入信号IN和调制控制信号Se以控制例如包络追踪。例如，电路210可以使用随时间变化的电源VDD_ET而执行包络追踪(ET)。本公开的特征和优点包括一种宽带偏置电路，其可以产生用于随VDD改变的电路节点的偏置。输出OUT可以使用电感器L1220而与电源信号隔离，例如其也可以将偏置电路与输出信号隔离。电路节点可以提供偏置电压至输入信号的信号路径中的电路，并且因此可以使用随时间变换的电源电压而被偏置以例如减少功耗。在该示例中，电容器(C1)203与电阻器梯的顶部电阻器(R1)201并联添加以执行零极点与由底部电阻器梯电阻器(R2)202和电容(C2)204所建立的现有极点的抵消，从而导致显著的带宽扩展。电容器C2204可以是在晶体管偏置节点处的总电容，例如，并且可以包括本征器件电容，添加至节点处的任何其他电容(例如MIM或MOS电容)以及寄生电容。电容器C1的添加允许使用显著较大值的电阻器R1和R2，这可以导致例如较高的PAE。C1可以添加至偏置电路，并且通过如下的电阻器和电容器的值，可以在VDD_ET和偏置节点之间获得以下传递函数：Vbias/Vdd_et＝R2/(R1+R2)；其中抵消了针对R1C1和R2C2的jwRC。因此，随时间变化的电源电压(例如包络信号)可以耦合至电路的偏置节点以偏置节点而并未不适当地例如抵消来自电源信号的高频。在一个实施例中，电容或电阻中的一个或多个可以是可编程的。添加编程和调谐可以允许独立地控制例如电路带宽和偏置电压。
图2B示出了根据另一示例的示例性宽带偏置电路。在该示例中，电阻器(R3)205配置在R1、R2和C1的端子与包括寄生节点电容C2的偏置节点之间。该示例性配置可以减小在特定频率下的负载(例如RF频率)，但是可以限制电路的高频带宽。可以使用图2B中所示的配置在VDD_ET和偏置节点之间实现以下传递函数：Vbias/Vdd_et＝R2/(R1+R2(1+jwC2R3))；其中R1C1＝R2C2并且R2>>R3。
图3A示出了根据一个实施例的在放大器电路中的示例性宽带偏置电路。该示例说明了用于在放大器电路中共源共栅晶体管311的栅极上产生偏置电压的宽带偏置电路的应用。在该示例中，在NMOS晶体管312的栅极上接收输入信号(IN)。晶体管312具有耦合至晶体管311源极的漏极。晶体管311的漏极通过电感器(L1)310耦合至随时间变化的电源电压VDD_ET。在晶体管311的漏极以及电感器L1的端子上产生输出信号(OUT)。VDD_ET可以例如实施包络追踪。由包括电阻器(R1)301、电阻器(R2)302、电容器(C1)303和栅极电容(C2)304的宽带偏置电路将经调制的电源电压转换至在晶体管311的栅极处的合适的偏置电压。电感器310可以例如将晶体管311漏极处输出与电源信号隔离，并且将偏置电路与输出信号隔离。图3B示出了在图3A中示例性宽带偏置电路的频率响应。响应350示出了不具有电容器C1的响应在高频下降低。响应351－355示出对于不同C1值的响应在更高频率下近似地保持平坦并且并未跌落。
图4示出了根据另一实施例的宽带偏置电路的另一示例。该示例示出了包括根据一个实施例的宽带偏置电路的功率放大器和驱动器放大器。驱动器放大器包括以共源共栅放大器配置而设置并且通过电感器L1413耦合至电源的NMOS晶体管410－412。在晶体管410的栅极上接收输入信号，并且在电源端子处接收对应于输入信号的、随时间变化的电源电压VDD_ET。包括电阻器401－402以及电容器403－404的第一宽带偏置电路在晶体管411的栅极上产生偏置电压，其中电容404包括晶体管411的栅极电容(例如器件电容，额外的附加电容，以及寄生电容)。包括电阻器405－406以及电容器407－408的第二宽带偏置电路在晶体管412的栅极上产生偏置电压，其中电容408也包括晶体管412的栅极电容。驱动器电路的输出信号(OUT)来自L1和晶体管412的漏极之间的节点。OUT1通过例如匹配网络490被提供至功率放大器的输入端。
类似地，功率放大器包括以共源共栅放大器配置而设置并且通过电感器L2433耦合至电源的NMOS晶体管430－432。在晶体管430的栅极上从匹配网络490接收输入信号(IN2)，并且在电源端子处接收对应于输入信号的、随时间变化的电源电压VDD_ET。包括电阻器421－422和电容器423－424的第三宽带偏置电路在晶体管431的栅极上产生偏置电压，其中电容424包括晶体管431的栅极电容(例如器件电容，额外附加电容，以及寄生电容)。包括电阻器425－426和电容器427－428的第四宽带偏置电路在晶体管432的栅极上产生偏置电压，其中电容428也包括晶体管432的栅极电容。功率放大器的输出信号来自于在L2和晶体管432的漏极之间的节点。输出信号通过匹配网络491例如提供至天线(OUT2)。
图5示出了根据另一实施例的宽带偏置电路的另一示例。该示例与图4中所示相同，除了每个宽带偏置电路包括在每个共源共栅晶体管的栅极电容与宽带偏置电路的其他元件之间的电阻器之外。
图6示出了根据一个实施例的包络和输入信号的示例性频谱。该示例示出了随时间变化的电源电压的频率范围可以大于例如正被放大的输入信号的频率范围。图6中所示的示例示出了LTE信号和LTE包络。图7A示出了根据一个实施例的示例性信号。图7A示出了输入信号的同相和正交分量。图7B示出了根据一个实施例的示例性包络。图7B示出了针对图7A中输入信号的信号包络。
以上说明书示出了本公开的各个实施例以及可以如何实施特定实施例的特征方面的示例。例如，尽管根据NMOS晶体管而描述以上示例，也可以使用其他晶体管类型。以上示例不应认为仅是示例，并且展示用于说明如以下权利要求所限定的特定实施例的灵活性和优点。基于以上公开和以下权利要求，可以采用其他设置、实施例、实施方式和等价形式而并未脱离如由权利要求所限定的本公开的范围。