时脉数据回复装置、时脉数据回复方法及相位检测器与流程

本发明与相位检测器相关，并且尤其与能处理具有多种传输率的数据信号的相位检测器相关。

背景技术：

时脉数据回复装置是一种被广泛应用在电子信号接收系统中的电路。图1(A)为典型的时脉数据回复装置的功能方块图。相位检测器11负责利用时脉信号CLK对输入数据信号D_IN进行取样，并根据其取样结果产生一控制信号，指出时脉信号CLK的频率应提高或降低。该控制信号用以调整充电泵12与低通滤波器13输出的控制电压大小。该控制电压随后被提供至压控振荡器14，以改变时脉信号CLK的频率。在某些时脉数据回复装置中，如图1(A)所示，相位检测器11对输入数据信号D_IN进行取样所产生的取样结果的一部份可直接成为回复后信号D_OUT。

图1(B)以典型的亚历山大式(Alexander)相位检测器为例，呈现相位检测器11的一种局部功能方块图范例。配合此相位检测器架构，振荡器14输出的时脉信号CLK包含四个频率相同、相位不同的时脉信号。因时脉信号CLK的频率大致为输入数据信号D_IN的传输率的一半，此相位检测器被称为具有半速(half-rate)架构。如图1(B)所示，相位检测器11中的正反器111A～111D分别利用相位为0度、90度、180度、270度的时脉信号CLK0、CLK180、CLK90、CLK270各自的上升沿对数据信号D_IN进行取样，产生四个取样结果D0、D1、Q0、Q1。取样结果D0、D1对应于两笔前后相邻的数据，而取样结果Q0、Q1对应于两笔相邻数据间的交界处。如本发明所属技术领域中具有通常知识者所知，对取样结果D0、D1、Q0、Q1进行适当的异或(exclusive-OR,XOR)逻辑运算，可产生令充电泵12充电或放电的控制信号，进而选择性地调整时脉信号CLK的频率。

目前有许多通信规格的输入数据信号D_IN被设计为在不同通信模式下具有不同传输率。以高解析度多媒体介面(high definition multimedia interface,HDMI)为例，其数据信号的传输率范围在250兆赫至3.4千兆赫之间。实务上，若欲令压 控振荡器产生的时脉信号的频率范围与数据信号的传输率范围同等宽广，是难度极高的挑战。为此，如图1(C)所示，针对具有多重传输率的通信规格，可在时脉数据回复装置的压控振荡器14与相位检测器11之间增设分频器16与多工器17。利用分频器16将压控振荡器14输出的原始时脉信号CLK_ORG分频，便可得到多种不同频率的时脉信号。于此范例中，分频器16提供与原始时脉信号CLK_ORG频率相同的时脉信号CLK0、频率减半后的时脉信号CLK_DIV2，以及频率减为四分之一的时脉信号CLK_DIV4。若振荡器14输出的原始时脉信号CLK_ORG包含四个频率相同、相位不同的时脉信号，分频器16可分别将这四个时脉信号分频，以提供四种相位不同的降频后时脉信号给相位检测器11。

相位检测器11通常被设计为固定采用单一种电路架构，例如全速(full-rate)架构或图1(B)呈现的半速架构。当输入数据信号D_IN的传输率改变时，只要透过多工器17相对应改选一组频率较适当的时脉信号供相位检测器11使用即可。举例而言，当输入数据信号D_IN的传输率减半时，可令多工器17由输出时脉信号CLK0的四种相位的时脉信号改为输出降频后时脉信号CLK_DIV2的四种相位的时脉信号，藉此保持数据信号传输率与时脉信号频率的相对关系不变。相较于令压控振荡器14产生的时脉频率涵盖数据信号的传输率范围，图1(C)呈现的时脉数据回复装置中与压控振荡器14相关的规格需求可较宽松，因而得以减少硬件的成本。

抖动(jitter)量是一个评估时脉数据回复装置表现的重要指标，与可接收到的信号品质息息相关。一般而言，通过的路径愈长、其间贡献抖动的电路元件愈多，信号的抖动量就愈大。由此可知，图1(C)中增设的分频器16与多工器17会造成时脉信号CLK的抖动量增加。即使是频率与原始时脉信号CLK_ORG相同、可不需要经过分频器16处理的时脉信号CLK0，其抖动量也无可避免地会受到多工器17的负面影响。若欲抵销分频器16与多工器17造成的抖动量增加，以保持时脉信号CLK的抖动量在特定门槛值之下，压控振荡器14通常会被要求产生品质较佳的原始时脉信号CLK_ORG。如此一来，压控振荡器14的硬体成本又会再度上升。相对来说，若未在图1(C)中改采用信号品质较佳、成本较高的振荡器14，分频器16与多工器17会导致此时脉数据回复装置的表现降低。

技术实现要素：

为解决上述问题，本发明提出一种新的时脉数据回复装置及相位检测器。

根据本发明的一具体实施例为一种时脉数据回复装置，其中包含一振荡器、一相位检测器与一振荡器控制电路。该振荡器产生一原始时脉信号。该相位检测器包含一第一取样电路、一分频电路、一第二取样电路与一选择电路。该第一取样电路利用该原始时脉信号对一数据信号进行取样，以产生一第一组取样结果。该分频电路接收该原始时脉信号，并将该原始时脉信号分频，以产生一降频后时脉信号。该第二取样电路利用该降频后时脉信号进行取样，以产生一第二组取样结果。该选择电路选择性地输出该第一组取样结果与该第二组取样结果两者之一，做为一最终取样结果。该振荡器控制电路根据该最终取样结果控制该振荡器。

根据本发明的另一具体实施例为一种相位检测器，其中包含一分频电路与N个取样电路(N为大于一的正整数)。该分频电路用以将一原始时脉信号分频，以产生(N-1)个不同频率的降频后时脉信号。该N个取样电路用以产生N组取样结果。该N个取样电路中的一第一取样电路耦接至该振荡器，用以接收该振荡器产生的该原始时脉信号，并利用该原始时脉信号对一数据信号进行取样，以产生该N组取样结果中的第一组取样结果。该N个取样电路中的一第i取样电路自该分频电路接收的第(i-1)降频后时脉信号，并利用该第(i-1)降频后时脉信号对该数据信号或该第(i-1)组取样结果进行取样，以产生一第i组取样结果，其中i为范围在2到N间的一整数指标。

根据本发明的另一具体实施例为一种时脉数据回复方法。首先，一数据信号与一原始时脉信号被接收，且该原始时脉信号被用来对该数据信号进行取样，以产生一第一组取样结果。该原始时脉信号被分频，以产生一降频后时脉信号。接着，该降频后时脉信号被用来进行取样，以产生一第二组取样结果。随后，选择性地根据该第一组取样结果与该第二组取样结果两者之一，该原始时脉信号被调整。

关于本发明的优点与精神可以藉由以下发明详述及附图得到进一步的了解。

附图说明

图1(A)为典型的时脉数据回复装置的功能方块图；

图1(B)为典型的半速相位检测器的局部功能方块图；

图1(C)为另一典型的时脉数据回复装置的功能方块图。

图2为根据本发明的一实施例中的时脉数据回复装置的功能方块图。

图3(A)呈现根据本发明的相位检测器的一种详细实施范例；

图3(B)与图3(C)为该相位检测器对应于半速模式及全速模式的信号时序图。

图3(D)呈现根据本发明的相位检测器的另一种详细实施范例；

图3(E)为该相位检测器对应于半速模式的信号时序图。

图4(A)呈现实现本发明概念且具有四种取样模式的一相位检测器的功能方块图；

图4(B)呈现该相位检测器的局部详细电路；

图4(C)与图4(D)为该相位检测器对应于两倍过取样模式及四倍过取样模式的信号时序图。

图5为根据本发明的一实施例中的时脉数据回复方法的流程图。

符号说明

11：相位检测器 12：充电泵

13：低通滤波器 14：压控振荡器

111A～111D：D型正反器 16：分频器

17：多工器 200：时脉数据回复装置

21：相位检测器 22：振荡器控制电路

23：振荡器 211：第一取样电路

212：分频电路 213：第二取样电路

211A～211H、213A～213F：D型正反器

214：选择电路 214A～214D：多工器

214E：控制器 41：相位检测器

411：第一取样电路 412：分频电路

413：第二取样电路 414：选择电路

415：第三取样电路 416：第四取样电路

411A～411D、413A～413F、415A～415F、416A～416F：D型正反器

414A～414D：多工器 414E：控制器

S51～S55：流程步骤

须说明的是，本发明的附图包含呈现多种彼此关联的功能性模组的功能方块图。这些附图并非细部电路图，且其中的连接线仅用以表示信号流。功能性元件及/或程序间的多种互动关系不一定要透过直接的电性连结始能达成。此外，个别元 件的功能不一定要如附图中绘示的方式分配，且分散式的区块不一定要以分散式的电子元件实现。

具体实施方式

根据本发明的一具体实施例为一种时脉数据回复装置，其功能方块图绘示于图2。时脉数据回复装置200包含一相位检测器21、一振荡器控制电路22与一振荡器23。相位检测器21又进一步包含一第一取样电路211、一分频电路212、一第二取样电路213与一选择电路214。

如图2所示，第一取样电路211直接耦接至振荡器23，并接收振荡器23产生的原始时脉信号CLK_ORG。利用原始时脉信号CLK_ORG，第一取样电路211对一数据信号D_IN进行取样，以产生第一组取样结果S1。分频电路212亦接收来自振荡器23的原始时脉信号CLK_ORG，并将原始时脉信号CLK_ORG分频，以产生一降频后时脉信号CLK_DIV。不同于第一取样电路211，第二取样电路213利用降频后时脉信号CLK_DIV对一信号X进行取样，以产生一第二组取样结果S2。须说明的是，分频电路212提供的分频比例不以特定数值为限，可由电路设计者依实际需要(例如数据信号D_IN的传输率的变化范围)决定。此外，信号X有多种实施例，容后详述。

随后，选择电路214选择性地输出第一组取样结果S1或第二组取样结果S2，做为一最终取样结果S。耦接于相位检测器21与振荡器23之间的振荡器控制电路22，负责根据最终取样结果S控制振荡器23。举例而言，振荡器控制电路22可以包含但不限于用以对最终取样结果S进行异或(exclusive-OR)运算的逻辑电路，以及电流泵和低通滤波器等元件。

根据本发明的相位检测器21可被视为具有不只一种取样模式，并且藉由选择不同的取样结果来达成模式切换。于一实施例中，选择电路214根据数据信号D_IN的传输率决定输出第一组取样结果S1或第二组取样结果S2。以下配合图3(A)～图3(C)呈现的范例进行详细说明。

图3(A)呈现相位检测器21的一种详细实施范例。于此范例中，第一取样电路211包含八个D型正反器(DFF)211A～211H，第二取样电路213包含六个D型正反器213A～213F，选择电路214包含四个多工器214A～214D。多工器214A～214D受到一控制器214E的控制，其输出信号S1A～S1D即为图2中的最终取样结果S。假设振荡器23输出的原始时脉信号CLK_ORG包含四个频率相同、相位不同的时脉信 号CLK0、CLK90、CLK180、CLK270。如图3(A)所示，第一取样电路211中的正反器211A～211D分别利用时脉信号CLK0、CLK180、CLK90、CLK270各自的上升沿(亦即原始时脉信号CLK_ORG的四种状态转换点)对数据信号D_IN进行取样，产生四个取样结果S1A”～S1D”。该四种状态转换点中的任一个状态转换点与其他三种状态转换点的相位差分别为九十度、一百八十度、二百七十度。正反器211E～211H各自耦接于正反器211A～211D的输出端，并且利用时脉信号CLK0对正反器211A～211D的输出信号S1A”～S1D”进行取样，以产生四个经过同步后的取样结果S1A～S1D，做为第一组取样结果S1。

此范例中的分频电路212(为避免图面混乱未绘出)提供之分频比例为二，故图2中的降频后时脉信号CLK_DIV在图3(A)中被表示为CLK_DVI2。须说明的是，分频电路212的详细实现方式广为本发明所属技术领域中具有通常知识者所知，于此不赘述，亦不对本发明的范畴构成限制。

如图3(A)所示，第二取样电路213中的正反器213A～213F是各自利用降频后时脉信号CLK_DVI2的上升沿或下降沿进行取样，且图2中送入第二取样电路213的信号X包含正反器211A、211B的输出信号S1A”、S1B”。更详细地说，正反器213A、213C的取样对象是正反器211A的输出信号S1A”，而正反器213D、213F的取样对象是正反器211B的输出信号S1B”。正反器213B的取样对象为正反器213A的输出信号，正反器213E的取样对象则是正反器213D的输出信号。第二取样电路213的输出信号为正反器213B、213C、213E、213F的取样结果S2A～S2D(亦即前述第二组取样结果S2)。

图3(A)中的相位检测器21具有半速(half-rate)与全速(full-rate)两种取样模式。当数据信号D_IN的传输率两倍于原始时脉信号CLK_ORG的频率时，可将相位检测器21设定为半速模式(原始时脉信号CLK_ORG的频率为数据信号D_IN的传输率的一半)。当数据信号D_IN的传输率与原始时脉信号CLK_ORG的频率相同时，则可将相位检测器21设定为全速模式。当相位检测器21处于半速模式，多工器214A～214D被控制器214E设定为输出取样结果S1A～S1D。当相位检测器21处于全速模式，多工器214A～214D则是被控制器214E设定为输出取样结果S2A～S2D。于一实施例中，控制器214E可接收一外来信号，产生对多工器214A～214D的控制信号，也可依据该外来信号产生设定正反器211A～211H与213A～213F的控制信号，以停用或启用其中的一个或多个正反器。更进一步而言，控制器214E还可依据该外来信 号来控制图2中的分频电路212输出第二取样电路213所需的降频后时脉信号CLK_DIV。图3(B)与图3(C)呈现的信号时序图分别对应于半速模式及全速模式，分述如下。

首先请参阅图3(B)。正反器211A利用时脉信号CLK0的上升沿取样。根据图3(B)中的信号相对关系，正反器211A可依序取样出数据信号D_IN中编号为0、2、4、6的数据。正反器211B利用时脉信号CLK180的上升沿取样，则是依序取样出数据信号D_IN中编号为1、3、5、7的数据。另一方面，正反器211C利用时脉信号CLK90的上升沿取样，其取样结果S1C”依序包含：数据编号0与数据编号1间的转换边缘Q0、数据编号2与数据编号3间的转换边缘Q2、数据编号4与数据编号5间的转换边缘Q4，以及数据编号6与数据编号7间的转换边缘Q6。相似地，正反器211D利用时脉信号CLK270的上升沿取样，其取样结果S1D”依序包含转换边缘Q1、Q3、Q5、Q7。如本发明所属技术领域中具有通常知识者所知，利用亚历山大式(Alexander)相位检测的概念，对图3(B)中的取样结果S1A～S1D进行适当的异或(XOR)逻辑运算即可看出原始时脉信号CLK_ORG的频率应提高或降低。以振荡器控制电路22包含一充电泵的情况来说，在半速模式中，多工器214A～214D选择做为输出信号SA～SD的取样结果S1A～S1D即足以做为产生令该充电泵充电或放电的控制信号的依据，其详细实施方式为本发明所属技术领域中具有通常知识者所知，于此不赘述。另一方面，对应于数据内容的取样结果S1A、S1B亦可做为回复后数据信号，自时脉数据回复装置200输出。

请参阅图3(C)。如先前所述，当相位检测器21处于全速模式，多工器214A～214D被控制器214设定为输出取样结果S2A～S2D。由图3(A)可看出，正反器213B是利用降频后时脉信号CLK_DVI2的下降沿对正反器213A的输出信号进行取样，而正反器213A是利用降频后时脉信号CLK_DVI2的上升沿对正反器211A的输出信号进行取样。根据图3(C)中的信号相对关系，正反器213B可依序取样出数据信号D_IN中编号为0、2、4、6的数据。正反器213C则是利用降频后时脉信号CLK_DVI2的下降沿对正反器211A的输出信号进行取样，依序取样出数据信号D_IN中编号为1、3、5、7的数据。另一方面，正反器213E利用降频后时脉信号CLK_DVI2的下降沿对正反器213D的输出信号进行取样，依序取样出转换边缘Q0、Q2、Q4、Q6。相似地，正反器213F利用降频后时脉信号CLK_DVI2的下降沿对正反器211B的输出信号进行取样，其取样结果依序包含转换边缘Q1、Q3、Q5、Q7。如本发明所属技术 领域中具有通常知识者所能理解，在全速模式中，多工器214A～214D选择做为输出信号SA～SD的取样结果S2A～S2D亦足以做为产生令该充电泵充电或放电的控制信号的依据。相似地，对应于数据内容的取样结果S2A、S2B可做为回复后数据信号，自时脉数据回复装置200输出。

由以上说明可看出，当相位检测器21处于半速模式，分频电路212与第二取样电路213(正反器213A～213F)对多工器214A～214D的输出信号SA～SD不会发生作用，因此可被停用(利入透过阻断其时脉信号或停止供电)，以节省耗电量。相似地，当相位检测器21处于全速模式，第一取样电路211中的正反器211C、211D对多工器214A～214D的输出信号SA～SD不会发生作用，因此亦可被停用。于一实施例中，使半速模式中的分频电路212与正反器213A～213F停用的控制信号和使全速模式中的正反器211C、211D停用的控制信号可由控制器214E产生。

从图2与图3(A)可看出，由于第一取样电路211直接耦接至振荡器23，其间并未设有其他电路元件(例如分频电路及/或多工器)，第一取样电路211中用以取样的时脉信号即为振荡器23输出的原始时脉信号CLK_ORG。相较于需进一步通过其他电路元件的时脉信号(例如图2中的降频后时脉信号CLK_DIV)，原始时脉信号CLK_ORG的抖动量较小。如本发明所属技术领域中具有通常知识者所知，在为传输率愈高的数据信号进行取样时，对于时脉信号的抖动量的要求愈严格。在时脉数据回复装置200中，配合传输率较高的数据信号D_IN时，采用抖动量最小的原始时脉信号CLK_ORG来进行取样，并令选择电路214选择利用原始时脉信号CLK_ORG取样得到的第一组取样结果S1。由于无须补偿分频器及/或多工器造成的抖动量增加，时脉数据回复装置200可在未采用成本较高的振荡器的情况下即取得理想的取样结果。相对地，配合传输率较低的数据信号D_IN，选择电路214选择输出第二组取样结果S2。因为对于时脉信号的抖动量的要求在这个情况下较宽松，即使降频后时脉信号CLK_DIV的抖动量表现略逊于原始时脉信号CLK_ORG，对于取样结果的品质影响亦不大。

须说明的是，第一取样电路211与第二取样电路213的实现方式不以图3(A)中呈现的范例为限，即不限于利用D型正反器取样，亦不限于图3(A)绘示的正反器数量、分频比例与各信号间的上升沿/下降沿关系。本发明所属技术领域中具有通常知识者可理解，另有多种电路组态和元件可在不背离本发明精神的情况下实现本发明的概念。

图3(D)呈现根据本发明的另一具体实施例中的相位检测器21。图3(A)与图 3(D)的主要差别在于，图3(D)中的第一取样电路211不包含用以同步取样结果的正反器211E～211H，正反器211A～211D的输出信号即为取样结果S1A～S1D。由图3(B)与图3(E)可知，图3(A)与图3(D)的两种相位检测器21在半速模式中所输出的信号S1A～S1D不同。图3(E)呈现图3(D)中的相位检测器21处于半速模式时的信号时序图。由于正反器211A～211D对数据信号D_IN施以取样的时间不同，由图3(E)可看出，对应于数据0、1以及转换边缘Q0、Q1的取样结果出现在信号S1A～S1D中的开始时间也会不一样。须说明的是，振荡器控制电路22仍然可以透过适当的异或(XOR)逻辑运算，根据这四个非同步的取样结果S1A～S1D产生令原始时脉信号CLK_ORG的频率提高或降低的控制信号，惟这些控制信号亦可能为非同步信号。以振荡器控制电路22包含充电泵的情况为例，这些控制信号中用以令充电泵充电的控制信号与令充电泵放电的控制信号可能为非同步信号。值得注意的是，即使取样结果S1A～S1D彼此不同步，图3(D)中的相位检测器21仍具有前述抖动量较小的优点。

另一方面，在图3(D)中，第二取样电路213的取样对象(图2中的信号X)即为第一组取样结果S1中的S1A、S1B。当图3(D)中的相位检测器21处于全速模式，其运作方式与信号时序图即同于图3(C)所示，不再赘述。

本发明所属技术领域中具有通常知识者可理解，若适当选择取样时脉的上升沿/下降沿并适当加入延迟元件，图2中的第二取样电路213的取样对象(信号X)亦可为数据信号D_IN本身或是根据数据信号D_IN产生的其他取样结果，且能得到内容相同的取样结果(时序可能与前述实施例中的取样结果略有不同)。

根据本发明的相位检测器可包含不只两种取样模式。根据本发明的另一具体实施例为一种相位检测器，用来配合一振荡器以产生一原始时脉信号，其中包含一分频电路与N个取样电路(N为大于一的正整数)。该分频电路用以将振荡器产生的原始时脉信号分频，以产生(N-1)个不同频率的降频后时脉信号。图4(A)以N等于四的情况为例，呈现实现本发明概念的一相位检测器的功能方块图。相位检测器41包含一第一取样电路411、一分频电路412、一第二取样电路413、一选择电路414、一第三取样电路415与一第四取样电路416。由图4(A)可看出，四个取样电路共产生四组取样结果S1～S4。第一取样电路411直接耦接至该振荡器(未绘示)，用以接收该振荡器产生的原始时脉信号CLK_ORG，并利用原始时脉信号CLK_ORG对数据信号D_IN进行取样，以产生第一组取样结果S1。符号i表示范围在2到N间的一整 数指标。第二取样电路413、第三取样电路415与第四取样电路416的运作方式可归纳为：第i取样电路自分频电路412接收第(i-1)降频后时脉信号，并利用第(i-1)降频后时脉信号对第(i-1)组取样结果S(i-1)进行取样，以产生第i组取样结果Si。于此范例中，分频电路412产生三种降频后时脉信号CLK_DIV2、CLK_DIV4及CLK_DIV8，频率分别为原始时脉信号CLK_ORG的频率的二分之一、四分之一、八分之一。

于一实施例中，相位检测器41是根据数据信号D_IN的传输率选择性地输出该N组取样结果中的一组取样结果。图4(B)呈现相位检测器41的一种局部详细电路范例。此相位检测器41可在半速(half-rate)、全速(full-rate)、两倍过取样(2xoversampling)及四倍过取样(4x oversampl ing)等四种模式间切换。于此范例中，第二取样电路413、第三取样电路415与第四取样电路416的架构类似于图3(A)中的第二取样电路213，各自包含六个D型正反器。当数据信号D_IN的传输率两倍于原始时脉信号CLK_ORG的频率时，可将相位检测器41设定为半速模式。当数据信号D_IN的传输率与原始时脉信号CLK_ORG的频率相同时，则可将相位检测器41设定为全速模式。当数据信号D_IN的传输率为原始时脉信号CLK_ORG的频率的一半时，可将相位检测器41设定为两倍过取样模式。当数据信号D_IN的传输率为原始时脉信号CLK_ORG频率的四分之一时，可将相位检测器41设定为四倍过取样模式。当相位检测器41处于半速模式，控制器414E将多工器414A～414D设定为输出正反器411A～411D的取样结果S1A～S1D(第一组取样结果S1)。当相位检测器41处于全速模式，控制器414E将多工器414A～414D设定为输出第二取样电路413中正反器413B、413C、413E、413F的取样结果S2A～S2D(第二组取样结果S2)。当相位检测器41处于两倍过取样模式，控制器414E将多工器414A～414D设定为输出第三取样电路415中正反器415B、415C、415E、415F的取样结果S3A～S3D(第三组取样结果S3)。当相位检测器41处于四倍过取样模式，控制器414E将多工器414A～414D设定为输出第四取样电路416中正反器416B、416C、416E、416F的取样结果S4A～S4D(第四组取样结果S4)。图4(C)与图4(D)分别呈现相位检测器41对应于两倍过取样模式及四倍过取样模式的信号时序图。

相似地，当选择电路414选择输出第(i-1)组取样结果，该N个取样电路中的第i取样电路至第N取样电路可被停用，以节省耗电量。此外，当相位检测器41处于全速模式、两倍过取样模式或是四倍过取样模式时，第一取样电路411中的正 反器411C、411D对选择电路414的输出信号皆不会发生作用，因此亦可被停用。

须说明的是，虽然在以上范例中，第i取样电路都是对第(i-1)组取样结果S(i-1)进行取样，但若适当选择取样时脉的上升沿/下降沿并适当加入延迟元件，亦可能采用数据信号D_IN本身或是根据数据信号D_IN产生的其他组取样结果，做为第i取样电路的取样对象，且达到大致相同的取样结果。采用第(i-1)组取样结果S(i-1)做为第i取样电路的取样对象的优点在于，由于各取样对象的相位已经过同步，整体而言有助于提升最终取样结果的品质。

于实际应用中，前述时脉数据回复装置200与相位检测器41可独立存在，亦可被整合在各种需要时脉数据回复功能的电子系统中。此外，本发明所属技术领域中具有通常知识者可理解，先前在介绍时脉数据回复装置200时描述的各种操作变化(例如根据数据信号传输率决定输出哪第一组取样结果、例如停用相位检测器中对最终输出信号不会发生作用的电路)亦可应用至相位检测器41，其细节不再赘述。

根据本发明的另一具体实施例为一种时脉数据回复方法，其流程图绘示于图5。首先，步骤S51为接收一数据信号与一原始时脉信号。步骤S52为利用该原始时脉信号对该数据信号进行取样，以产生一第一组取样结果。步骤S53则是将该原始时脉信号分频，以产生一降频后时脉信号。步骤S54为利用该降频后时脉信号进行取样，以产生一第二组取样结果。接着，步骤S55为选择性地根据该第一组取样结果与该第二组取样结果两者的一调整该原始时脉信号。

实务上，步骤S52与步骤S53之间并无执行先后顺序的限制，可同时进行。此外，若步骤S54中的被取样对象为步骤S52所产生的该第一组取样结果，则步骤S54需安排在步骤S52之后执行。先前在介绍时脉数据回复装置200时描述的各种操作变化亦可应用至图5呈现的时脉数据回复方法，其细节不再赘述。

藉由以上较佳具体实施例的详述，希望能更加清楚描述本发明的特征与精神，而并非以上述所揭示的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。