技术总结
本发明实施例提供一种降低功放记忆效应的电路、功放输出电路及功放，能够在降低功放记忆效应的同时，控制功放的谐波阻抗处于最优范围。该降低功放记忆效应的电路包括第一微带线、第二微带线、第一电容以及第二电容；其中，第一微带线的一端与第二微带线的一端连接，第一电容的一端与第一微带线的一端连接，第一电容的另一端接地，第二电容的一端与第二微带线的另一端连接，第二电容的另一端接地，第一电容对功放的基波阻抗和功放的包络阻抗呈开路状态，第二电容对功放的包络阻抗呈短路状态。
技术研发人员：王强;王彦辉;张希坤;韦前华
受保护的技术使用者：华为技术有限公司
文档号码：201510802496
技术研发日：2015.11.18
技术公布日：2017.05.24