技术特征：
1.一种输入采样与转换前端电路，其特征在于，包括：m个采样电容(CC1～Ccm)、m个比较器，m为正整数，其中：所述m个采样电容(CC1～Ccm)的底板分别通过第一时钟相ck1连接输入电压Vin，所述m个采样电容的底板分别通过第二时钟相ck2连接基准电压Vr1～Vrm及所述m个采样电容的顶板分别连接所述m个比较器的输入端，所述m个比较器的输出端输出得到转换结果Q1～Qm；所述转换结果Q1～Qm分别通过第三时钟相ck3控制对应电容的底板接Vrefp或Vrefn，所述对应电容的顶板通过所述第三时钟相ck3并联得到VE；所述VE作为精分ADC的输入。2.如权利要求1所述的输入采样与转换前端电路，其特征在于，所述第一时钟相ck1为高的输入信号采样状态，所述第二时钟相ck2为高的粗分A/D转换状态，所述第三时钟相ck3为高的D/A转换状态和精分A/D转换状态。3.如权利要求1所述的输入采样与转换前端电路，其特征在于，所述粗分ADC比较器的输入差值为所述输入电压Vin与阈值电压Vcm的差值。4.如权利要求2所述的输入采样与转换前端电路，其特征在于，所述m个比较器的输出端输出转换结果Q1～Qm。5.如权利要求1所述的输入采样与转换前端电路，其特征在于，所述第一时钟相ck1下降时所述第二时钟相ck2上升，所述第二时钟相ck2下降时所述第三时钟相ck3上升。6.如权利要求1所述的输入采样与转换前端电路，其特征在于，所述第一时钟相ck1为高电平时，所述电路进入采样状态，所述电路的输入电容为其中，m为所述电路中的电容个数，所述电容底板接输入电压Vin。7.如权利要求1所述的输入采样与转换前端电路，其特征在于，所述第二时钟相ck2为高电平时，所述电路进入粗分A/D转换状态，所述电路的电容底板分别接对应的基准电平，得到转换结果Q1～Qm。8.如权利要求1所述的输入采样与转换前端电路，其特征在于，所述第三时钟相ck3为高电平时，所述电路进入D/A转换状态，所述转换结果分别控制对应电容的底板接Vrefp或Vrefn，对应电容的顶板全部并联得到VE。