基于缓冲器反馈的压控振荡器的制作方法

本发明属于射频与毫米波太赫兹集成电路设计领域，特别涉及毫米波太赫兹频段低相位噪声、宽频带覆盖范围、大负载驱动能力的压控振荡器结构设计。

背景技术：

21世纪以来，信息技术的爆炸式增长带动了集成电路产业的飞速发展。一方面用户的通信速率需求快速增长，导致2G、3G、4G、WLAN的通信速度越来越难满足用户的需求，另一方面，低频的频谱资源也越来越少，一些新的应用很难在该范围内找到频段。这一背景下催生了毫米波的应用。2009年IRTS定义的毫米波波段为10GHz～100GHz，太赫兹波段为100GHz～10THz，相对于低频段有着较宽的频谱资源。由于上述原因，导致毫米波太赫兹段下的芯片应用设计得到了学术领域和工业界的关注。

工作在射频毫米波太赫兹波段的压控振荡器(VCO)，需要在满足低成本、低功耗的同时实现大的负载驱动能力、低相位噪声，以降低锁相环在高频下的损耗与噪声。传统VCO由于直接利用输出驱动后级的分频器，导致输出幅度降低，恶化相位噪声，并且会增加功耗。文献《CMOS毫米波无源器件建模及60GHz射频前端系统验证》使用了反馈电容来实现优化噪声，现有的基于电容反馈的VCO的电路组成如图1所示，该电路包括：四个NMOS晶体管，两个反馈电容，两个电感，两个变容管；其中，NMOS晶体管MN1的栅极接到晶体管MN2的漏极，晶体管MN2的栅极接到晶体管MN1的漏极，晶体管MN1和晶体管MN2的源极相接，并与晶体管MN3和晶体管MN4的漏极相连接的公共端相接，晶体管MN3和晶体管MN4的栅极相接的公共端与偏置电压Vbias相连接，晶体管MN3和晶体管MN4的源极相连接的公共端接地；变容管Va1的一端和变容管Va2的一端相接的公共端与电压控制端Vc相接，变容管Va1的另一端接晶体管MN1的漏极，变容管Va2的另一端接晶体管MN2的漏极；电感L1的一端和电感L2一端相接，相接的公共端接电源电压，电感L1的另一端接晶体管MN1的漏极，电感L2的另一端接晶体管MN2的漏极；反馈电容C1一端接晶体管MN1的漏极，另一端接晶体管MN3的栅极；反馈电容C2一端接晶体管MN2的漏极，另一端接晶体管MN4的栅极。但是在射频与毫米波太赫兹波段下，大的反馈电容给VCO的驱动带来设计挑战，为了驱动反馈电容带来的负载效应，不得不提高功耗。

技术实现要素：

有鉴于此，本发明的目的在于为克服已有技术的不足，提出了一种基于缓冲器反馈的VCO结构，本发明在于消除VCO带负载困难，功耗大，相位噪声差的问题。在保证功耗不变的前提下，相比已有的技术，能够很大程度上增加带负载的能力，同等条件下可以减小噪声，这样使得可以在低功耗下降低相位噪声，从而提高锁相环的性能。

本发明提出的一种基于缓冲器反馈的VCO，其特征在于，该压控振荡器组成电路包括：六个NMOS晶体管，两个反馈电容，四个电感，两个变容管；其中，NMOS晶体管MN1的栅极接到晶体管MN2的漏极，晶体管MN2的栅极接到晶体管MN1的漏极，晶体管MN1和MN2的源极相接，并与晶体管MN3和MN4的漏极相连接的公共端相接，晶体管MN3和MN4的栅极相接的公共端与偏置电压Vbias相连接，晶体管MN3和MN4的源极相连的公共端接地；变容管Va1的一端和变容管Va2的一端相接，相接的公共端与电压控制端Vc相接，变容管Va1的另一端接晶体管MN1的漏极，变容管Va2的另一端接晶体管MN2的漏极；电感L1的一端和电感L2一端相接，相接的公共端接电源电压，电感L1的另一端接晶体管MN1的漏极，电感L2的另一端接晶体管MN2的漏极；NMOS晶体管MN5和电感L3构成缓冲器，NMOS晶体管MN6和电感L4构成缓冲器，NMOS晶体管MN5的栅极接晶体管MN1的漏极，晶体管MN5的源极接地，晶体管MN5的漏极接电感L3的一端，电感L3的另一端接电源电压；反馈电容C1一端接晶体管MN5的漏极，另一端接晶体管MN3的栅极；NMOS晶体管MN6的栅极接晶体管MN2的漏极，晶体管MN6的源极接地，晶体管MN6的漏极接电感L4的一端，电感L4的另一端接电源电压；反馈电容C2一端接晶体管MN6的漏极，另一端接晶体管MN4的栅极；其中电感L1和L2、电感L3和L4可以分别用两个差分电感来代替。

本发明的技术特点及有益效果：

1、利用缓冲器和电容把VCO的输出反馈到尾电流源管(即为末端的两个NMOS晶体管)的栅极：当反馈回来的电压较小时，VCO的工作状态类似于传统的电感电容谐振腔式VCO(LC VCO)；随着反馈的电压变大这两个尾电流源的电流叠加，就会出现频率为两倍周期的周期性电流，在噪声敏感函数较小时输入较大电流，噪声敏感函数较大时输注入较小电流，可以有效的降低VCO的相位噪声。

2、利用晶体管的栅源电容较小的特点有效减小VCO的负载，并且利用缓冲器可以驱动后级大负载电路。

3、利用反馈回路的调节可以稳定VCO的输出电压波形，减小对后级负载的影响。

附图说明

图1为现有的基于电容反馈的VCO的电路图；

图2为本发明提出的基于缓冲器反馈的VCO的电路图；

图3为本实施例的基于缓冲器反馈VCO与现有的基于电容反馈VCO的振荡频率曲线的仿真对比结果；

图4为本实施例的基于缓冲器反馈VCO与现有的基于电容反馈VCO的输出相位噪声的仿真对比结果。

具体实施方式

为使本发明的目的、技术方案和特点更加清楚明确，下面结合附图对具体实施方式进行详细说明与描述。

本发明提出了一种基于缓冲器反馈的VCO结构，消除VCO带负载困难，功耗大，相位噪声差的问题。在保证功耗不变的前提下，相比于直接电容反馈，能够很大程度上增加带负载的能力，减小噪声。这样使得可以在低功耗下提供更优的相位噪声，从而提高锁相环的性能。

本发明提出的基于缓冲器反馈的VCO结构如图1所示，该压控振荡器组成电路包括：六个NMOS晶体管，两个反馈电容，四个电感，两个变容管；其中，NMOS晶体管MN1的栅极接到MN2的漏极，MN2的栅极接到MN1的漏极，MN1和MN2的源极相接，并与NMOS晶体管MN3和MN4的漏极相连接的公共端相接，MN3和MN4的栅极相接，相接的公共端与偏置电压Vbias相连接，MN3和MN4的源极相连接，相连接的公共端接地；变容管Va1的一端和Va2的一端相接，相接的公共端与电压控制端Vc相接，Va1的另一端接MN1的漏极，Va2的另一端接MN2的漏极；电感L1的一端和电感L2一端相接，相接的公共端接电源电压，L1的另一端接MN1的漏极，L2的另一端接MN2的漏极；NMOS晶体管MN5和电感L3相连构成缓冲器，NMOS晶体管MN6和电感L4相连构成缓冲器；NMOS晶体管MN5的栅极接MN1的漏极，MN5的源极接地，MN5的漏极接电感L3的一端，L3的另一端接电源电压VDD；反馈电容C1一端接MN5的漏极，另一端接MN3的栅极；NMOS晶体管MN6的栅极接MN2的漏极，MN6的源极接地，MN6的漏极接电感L4的一端，L4的另一端接电源电压VDD；反馈电容C2一端接MN6的漏极，另一端接MN4的栅极。其中电感L1和L2、L3和L4可以分别用两个差分电感来代替。

本发明的基于缓冲器反馈的VCO的实施例说明如下：

本实施例采用65nm CMOS工艺针对工作在毫米波段的VCO，本实施例中各个元件的参数如表1所示：

表1

为了验证本发明提出的基于缓冲器反馈VCO的正确性和实效性，和现有的电容反馈的VCO(如图1所示)进行了对比仿真验证。两者所使用元件参数相同，如表1。

现有的电容反馈VCO与本实施例中的VCO仿真结果如图3和图4给出，图中，实线为本实施例的曲线，虚线为现有VCO曲线。图3中的两条曲线是控制电压端Vc的电压从0.1V变化到1V时，带电容反馈和带缓冲器反馈VCO的振荡频率曲线。图4中的两条曲线分别是在控制电压Vc为0.5V的时候，带电容反馈和带缓冲器反馈VCO的输出相位噪声曲线。

从图3结果来看，在相同的负载情况下，将控制电压端Vc的电压从0.1V变化到1V时，使用本实施例电路的缓冲器反馈，VCO振荡在70.2GHz到71.3GHz，使用现有电路的电容反馈，VCO振荡在66.5GHz到67.4GHz，说明使用缓冲器反馈驱动负载的能力明显好于电容反馈。

从图4的结果可以看出在电压控制端Vc的电压为0.5V的情况下，在1MHz处，VCO使用缓冲器反馈的相位噪声为-95.2dBc/Hz，而使用电容反馈的相位噪声为-93.98dBc/Hz，说明使用缓冲器反馈的VCO可以降低噪声。

比较发现利用缓冲器反馈技术不但可以提高VCO驱动负载的能力，还可以降低VCO的相位噪声。以上实施例验证了本发明的正确性和实效性。

以上所述仅为本发明在具体CMOS工艺下与具体射频波段下VCO的验证实例而已，并非用于限定本发明的保护范围。