一种模拟投票器电路的制作方法

本发明涉及电路设计领域，具体为一种模拟投票器电路。

背景技术：

计算机以及各种电子设备广泛的应用于现代生活的各个方面，其需要处理和传输的数据量越来越大。从最早的8位机系统到现在的64位处理器。随着系统位宽的增加，系统耗电也越来越大。相应的为了减小耗电，人们也提出了很多的算法。其中最常用的一种是计算传输过程中“0”或者“1”的个数，如果“0”占大多数则数据保持不变，反之则把数据全部取反。而在计算“0”或者“1”数量就需要投票电路了。

目前投票电路分为两大类：数字投票器电路和模拟投票器电路。如图1所示是目前常用的一个8位模拟投票电路；其中，x0/x1/...x7为需要投票的8个bit，x0_n/x1_n/…x7_n为x0/x1/…x7取反，en为电路的使能信号。

其工作原理为：1、x0/x1/…/x7/x0_n/x1_n/…/x7_n任意一个为“1”，则其连接的晶体管打开；每打开一个晶体管就会有电流流过；2、通过比较左右两侧的电流大小，则可以判断出左右两侧输入信号那边“1”多；3、如果左侧“1”多，则说明x0/x1/…/x7中“1”占大多数；4、如果右侧“1”多，则说明x0_n/x1_n/…/x7_n中“1”占大多数，x0/x1/…/x7中“0”占大多数。

通常我们需要比较的数据都是偶数个数据(8位/16位…/64位)，所以会出现“0”和“1”的个数一样多的情况。对于这种情况，目前常用模拟投票器都会通过改变左侧或者右侧某路晶体管的尺寸从而让其电流和正常通过不一样。这样会使“0”、“1”相同情况时左右两侧的电流不一样从而得到需要的结果。

但是上述方法需要设计人员精确的调整晶体管的尺寸，并且由于在生产过程中难免会有误差。所以导致目前常的模拟投票器精度都不是很高，甚至会有错误发生。

技术实现要素：

针对现有技术中存在的问题，本发明提供一种模拟投票器电路，精度高，功耗小，速度快。

本发明是通过以下技术方案来实现：

一种模拟投票器电路，包括连接在电源电压和输出端口之间的放大单元，以及依次连接在输出端口和接地端口的比较单元和尾电路单元；

所述的比较单元包括第一支路和第二支路；

第一支路包括n+1个n-fet晶体管，n-fet晶体管的漏端均连接输出端口out，源端均经尾电路单元接地，其中n个n-fet晶体管的源端连接n位的输入信号，另一个n-fet晶体管的源端接地；

第二支路包括n+1个n-fet晶体管，n-fet晶体管的漏端均连接输出端口out_n，源端均经尾电路单元接地，其中n个n-fet晶体管的源端连接n位的输入反信号，另一个n-fet晶体管的源端连接电源电压。

优选的，比较单元中每个用于连接输入信号的n-fet晶体管的源端串联有电容、电阻或电流源。

优选的，比较单元中每个用于连接输入反信号的n-fet晶体管的源端串联有电容、电阻或电流源。

优选的，所述的尾电路单元包括尾电路n-fet晶体管；尾电路n-fet晶体管的栅端连接电路工作的使能信号en，源端接地，漏端连接比较单元。

优选的，所述的比较单元包括第一放大支路和第二放大支路；

第一放大支路包括n+1个源端连接电源电压的第一p-fet晶体管，以及n+1个漏端连接输出端口out的第二p-fet晶体管；第一p-fet晶体管的漏端与第二p-fet晶体管的源端一一对应连接；n个第二p-fet晶体管的栅端分别与n位的输入信号连接，另一个第二p-fet晶体管的栅端接地；

第二放大支路包括n+1个源端连接电源电压的第三p-fet晶体管，以及n+1个漏端连接输出端口out_n的第四p-fet晶体管，第三p-fet晶体管的漏端与第四p-fet晶体管的源端一一对应连接；n个第三p-fet晶体管的栅端分别与n位的输入反信号连接，另一个第二p-fet晶体管的栅端连接电源电压；

第一p-fet晶体管和第三p-fet晶体管的栅端均与输出端口out连接。

优选的，所述的比较单元包括第一、二、三、四比较p-fet晶体管，以及第一、二比较n-fet晶体管；

第一、二比较p-fet晶体管的源端均连接电源电压，漏端均连接第一比较n-fet晶体管的漏端，第一比较p-fet晶体管的栅端连接使能信号en，第二比较p-fet晶体管的栅端连接第二比较n-fet晶体管的漏端；第一比较n-fet晶体管的源端连接输出端口out，栅端连接第二比较n-fet晶体管的漏端；

第三、四比较p-fet晶体管的源端连接电源电压，漏端均连接第二比较n-fet晶体管的漏端，第四比较p-fet晶体管的栅端连接使能信号en，第三比较p-fet晶体管的栅端连接第一比较n-fet晶体管的漏端；第二比较n-fet晶体管的源端连接输出端口out_n，栅端连接第一比较n-fet晶体管的漏端。

与现有技术相比，本发明具有以下有益的技术效果：

本发明通过在现有的模拟投票电路的左右两侧各增加一组通路，并将增加的通路利用栅端的控制将一侧始终打开，另一侧始终关闭，当输入“0”、“1”数量相同时，由于上述增加的通路所以左右有一路通路的电流差别；使其能够快速的进行投票判断，精度高，功耗小，速度快。

进一步的，通过在不同放大单元的设置，能够使得整体电路上只保留作为放电通路的n-fet管通路，保证精度的同时，减小电路整体体积。

进一步的，通过在n-fet晶体管下串联电容或者电阻或者电流源来减小电路工作时的电流，减小了其工作功耗。

附图说明

图1为现有技术中的一种8位模拟投票电路结构图。

图2为本发明实例1中所述的模拟投票电路结构图。

图3为本发明实例2中所述的模拟投票电路结构图。

图4为本发明实例3中所述的模拟投票电路结构图。

图中：x0/x1…/x7为输入信号；x0_n/x1_n/…/x7_n为x0/x1/…/x7取反。

具体实施方式

下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。

实例1

本发明如图2所示，以8位的输入信号为例，也就是n＝8；其中，使能信号en为电路工作开关，en＝1开始工作，en＝0关闭电路；输出端口out为电路比较结果输出；输出端口out_n为out取反。

将需要投票的输入信号：

x0/x1/…x7连接n-fet N0/N1…N7和p-fet P8/P9…/P15的栅端口；

n-fet N0/N1…N7和p-fet P8/P9…P15的漏端连接电路输出端口out；

p-fet P8/P9…P15的源端分别连接p-fet P0/P1…P7的漏端；

p-fet P0/P1…P7的源端连接到电源电压；

将需要投票的输入反信号：x0_n/x1_n/…x7_n连接n-fet N0’/N1’…N7’和p-fet P8’/P9’…/P15’的栅端口；

n-fet N0’/N1’…N7’和p-fet P8’/P9’…P15’的漏端连接电路输出端口out_n；

p-fet P8’/P9’…P15’的源端分别连接p-fet P0’/P1’…P7’的漏端；

p-fet P0’/P1’…P7’的源端连接到电源电压；

p-fet P0/P1…P7/P0’/P1’…P7’的栅端连接到输出端口out；

电路工作的使能信号en连接到尾电路n-fet的栅端；

尾电路n-fet的漏端连接到所有输入n-fet(N0/N1…N7/N0’/N1’…N7’)的源端；

尾电路n-fet的源端连接到地端。

本发明通过增加的两组通路，其中一组n-fet Nd的栅端接地实现恒关，p-fet Pd1的栅端接out，p-fet Pd2的栅端接地对应实现恒关；另一组n-fet Nd’的栅端接电源电压实现恒开，p-fet Pd1’栅端接out，p-fet Pd2’的栅端接电源电压对应实现恒开。

本实施例所述的模拟投票电路在工作时，由于在左右两侧各增加一组电流通路；但是两侧的通路一边始终给输出端口out充电，另外一侧始终给输出端口out_n放电，如图2所示左侧关闭，右侧打开；如果输入数据x0/x1…/x7中有4个“1”4个“0”，则通过图2电路，左侧有5个通路给out充电4个放电，右侧有4个通路给out_n充电5个放电；out和out_n电压不一样来判断1多还是0多，如果out的电压大于out_n的电压则0的个数大于等于1的个数，如果out的电压小于out_n的电压则0的个数小于1的个数；由于本发明模拟投票器不需要通过调整晶体管尺寸来判断电流，所以精度很高。

实例2

基于实例1所述的模拟投票电路能够对其进行进一步的优化，如图3所示，只采用了n-fet晶体管通路。

需要投票的输入信号：x0/x1/…x7连接n-fet N0/N1…N7的栅端口；

需要投票的输入反信号：x0_n/x1_n/…x7_n连接n-fet N0’/N1’…N7’的栅端；

图3只保留作为放电通路的n-fet通路，通过放电通路的多少来决定输出信号out/out_n的电压。

实例3

基于实例2所述的模拟投票电路能够对其进行进一步的优化，如图4所示，我们可以减小模拟投票器的工作电流，能够优化成如下电路，在每个n-fet晶体管下串联一个电容；或每个n-fet晶体管下串联一个电阻；或每个n-fet晶体管下串联一个电流源；或每个n-fet晶体管下串联电容或电阻或电流源中的任意一个。