1.一种基于共栅cascode低噪声放大器的增益调节结构，其特征在于：包括粗调级和细调级，粗调级通过减少cascode管NM2跨导的同时并联额外负载电阻的方式，减少从cascode管NM2源极看进去的等效负载阻抗来调节增益，细调级通过并联额外负载电阻的方式，减少从cascode管NM2源极看进去的等效负载阻抗来调节增益。
2.根据权利要求1所说的基于共栅cascode低噪声放大器的增益调节结构，其特征在于：所述共栅cascode低噪声放大器电感L1、负载电感L2、电容C1、负载电容C2、NMOS输入管NM1和cascode管NM2，负载电容C2的负端接电源VDD，负载电容C2的正端接cascode管NM2的漏极，cascode管NM2的源极接NMOS输入管NM1的漏极，NMOS输入管NM1的源极接电容C1的正端，电容C1的负端接地，负载电感L2的正端接负载电容C2的正端，负载电感L2的负端接负载电容C2的负端，电感L1的正端接输入信号IN，电感L1的负端接电容C1的正端，cascode管NM2的栅极接偏置电压VB2，NMOS输入管NM1的栅极接偏置电压VB1。
3.根据权利要求1所说的基于共栅cascode低噪声放大器的增益调节结构，其特征在于：所述粗调级是在NMOS输入管NM1的漏极直接并联一组NMOS管阵列实现；通过增加的NMOS管阵列减少cascode管NM2中流过的电流，并同时将该减少的电流吸收到增加的NMOS管阵列中，这在减少cascode管NM2跨导的同时并联了额外的负载电阻。
4.根据权利要求3所说的基于共栅cascode低噪声放大器的增益调节结构，其特征在于：所述NMOS管阵列包括第五NMOS管NM5、第六NMOS管NM6和第七NMOS管NM7，第五NMOS管NM5、第六NMOS管NM6和第七NMOS管NM7的漏极接电源VDD，第五NMOS管NM5、第六NMOS管NM6和第七NMOS管NM7的源极接NMOS输入管NM1的漏极，第五NMOS管NM5、第六NMOS管NM6和第七NMOS管NM7的栅极分别接第一粗调信号CG1、第二粗调信号CG2和第三粗调新号CG3。
5.根据权利要求1所说的基于共栅cascode低噪声放大器的增益调节结构，其特征在于：所述细调级包括细调NMOS管NM4、耦合电容C3、隔直电容C4和负载NMOS管NM3，隔直电容C4的负端接电源VDD，隔直电容C4的正端接细调NMOS管NM4的漏极，细调NMOS管NM4的源极接负载NMOS管NM3漏极，负载NMOS管NM3的源极接地，耦合电容C3的负端接细调NMOS管NM4的源极，耦合电容C3的正端接NMOS输入管NM1的漏极，负载NMOS管NM3的栅极接偏置电压VB3，细调NMOS管NM4的栅极接细调信号CG。