一种振荡器的制作方法

【技术领域】

本发明涉及电路设计技术领域，特别涉及一种频率不随电源电压变化的振荡器。

背景技术：

集成电路里面一般都会包含同步数字电路，同步数字电路都需要一个精准的时钟来做同步。如果这个时钟我们用内建振荡器来实现的话，为了保证时钟的精准度，我们会要求时钟频率不随电源电压的变化而变化。

传统的频率不随电源电压的变化而变化的振荡器电路如图1所示，我们可以发现里面除了振荡器(osc)本身之外，还需要一个带隙基准产生器bandgap用来产生参考电压vbg，另外，还需要一个偏置电路bias用来产生两路相等的参考电流iref1和iref2。

由带隙基准的原理可知，vbg是个不随电源电压变化而变化的电压。而从bias电路可得公式

其中，m是mp2(mp3)与mp1的比值，而rset是电阻，从而可见iref1和iref2的数值也不会随电源电压变化而变化。

从osc电路可得公式

其中freq是输出时钟clk的频率。由于iref1，c1，vbg都不随电源电压变化而变化，所以freq也不随电源电压变化而变化。

上述这种做法虽然得到了不随电源电压变化而变化的频率，但是付出的代价比较大，需要搭配一个带隙基准bandgap和一个bias电路，从而导致面积和功耗都会增加，最终导致产品竞争力的下降。

技术实现要素：

本发明的目的在于提供一种频率不随电源电压变化的振荡器，其占用的芯片面积和功耗会大幅减小。

为了解决上述问题，本发明提供一种振荡器，其包括：参考电压/电流产生电路，以及振荡器电路。所述参考电压/电流产生电路包括第一mos管、第二mos管、第三mos管和第一电阻，第一电阻连接于电压源和第一mos管的第一连接端之间，第一mos管的第二连接端接地，第一mos管的控制端与第一mos管的第一连接端相连；第二mos管的控制端与第一mos管的控制端相连，第二mos管的第二连接端接地；第三mos管的控制端与第一mos管的控制端相连，第三mos管的第二连接端接地，其中，第一mos管的控制端的电压为参考电压，第二mos管的第一连接端的电流为第一参考电流，第三mos管的第一连接端的电流为第二参考电流。所述振荡器电路包括第一振荡单元和第二振荡单元，所述第一振荡单元包括第一比较电路、第一充/放电控制电路和第一电容，所述第一电容的一端与电压源相连，所述第一电容的另一端与第一比较电路的第一输入端相连，所述第一比较电路的第二输入端与所述参考电压相连；所述第二振荡单元包括第二比较电路、第二充/放电控制电路和第二电容，所述第二电容的一端与电压源相连，所述第二电容的另一端与第二比较电路的第一输入端相连，所述第二比较电路的第二输入端与所述参考电压相连。基于所述第一参考电流对第一振荡单元中的第一电容进行充电，第一比较电路在第一电容另一端的电压小于或等于所述参考电压时，通知第一充/放电控制电路开始放电和第二充/放电控制电路开始充电；基于所述第二参考电流iref2对第二振荡单元的第二电容进行充电，第二比较电路在第二电容另一端的电压小于或等于所述参考电压时，通知第二充/放电控制电路开始放电和第一充/放电控制电路开始充电。

进一步的，所述第一mos管、第二mos管和第三mos管均为nmos晶体管，所述第一mos管、第二mos管和第三mos管的第一连接端为nmos晶体管的漏极，所述第一mos管、第二mos管和第三mos管的第二连接端为nmos晶体管的源极，所述第一mos管、第二mos管和第三mos的控制端为nmos晶体管的栅极。

进一步的，所述第一参考电流和第二参考电流相等。

进一步的，所述第一充/放电控制电路包括第四mos管和第五mos管，其中，第四mos管的第一连接端与电压源相连，其第二连接端与第五mos管的第一连接端相连，第五mos管的第二连接端与所述第一参考电流相连，第四mos管和第五mos管之间的连接节点与所述第一电容的另一端相连，当所述第一充/放电控制电路被通知放电时，第四mos管导通且第五mos管关断；当所述第一充/放电控制电路被通知充电时，第四mos管关断且第五mos管导通，此时第一参考电流通过第五mos管对第一电容充电。所述第二充/放电控制电路包括第六mos管和第七mos管，其中，第六mos管的第一连接端与电压源相连，其第二连接端与第七mos管的第一连接端相连，第七mos管的第二连接端与所述第二参考电流相连，第六mos管和第七mos管之间的连接节点与所述第二电容的另一端相连，当所述第二充/放电控制电路被通知放电时，第六mos管导通且第七mos管关断；当所述第二充/放电控制电路被通知充电时，第六mos管关断且第七mos管导通，此时，第二参考电流通过第七mos管给第二电容充电。

进一步的，所述第四mos管和第六mos管为pmos晶体管，所述第四mos管和第六mos管的第一连接端为pmos晶体管的源极，所述第四mos管和第六mos管的第二连接端为pmos晶体管的漏极；所述第五mos管和第七mos管为nmos晶体管，所述第五mos管和第七mos管的第一连接端为nmos晶体管的漏极，所述第五mos管和第七mos管的第二连接端为nmos晶体管的源极。

进一步的，第一比较电路的第一输入端和第二输入端分别为第一比较电路的正向输入端和反向输入端；第二比较电路的第一输入端和第二输入端分别为第二比较电路的正向输入端和反向输入端，所述第一振荡单元和第二振荡单元共享一逻辑电路，所述逻辑电路包括第一反相器、第二反相器、第一或非门和第二或非门，其中，第一反相器的输入端与第一比较电路的输出端相连，第一反相器的输出端与第一或非门的一输入端相连，第一或非门的另一输入端与第二或非门的输出端相连，第一或非门的输出端与第四mos管和第五mos管的栅极相连；第二反相器的输入端与第二比较电路的输出端相连，第二反相器的输出端与第二或非门的一输入端相连，第二或非门的另一输入端与第一或非门的输出端相连，第二或非门的输出端与第六mos管mp2和第七mos管的栅极相连。

进一步的，由所述参考电压/电流产生电路得到以下关系式:

其中，iref1为第一参考电流的电流值，iref2为第二参考电流的电流值，vdd为电压源的电压值，rset为第一电阻的电阻值，m是第二mos管与第一mos管的比值，或m为第三mos管与第一mos管的比值。由于vdd上升速度大于vbn上升速度，所以随着vdd的上升，第一参考电流和第二参考电流也会增加。

进一步的，由所述振荡器电路得到以下公式：

其中，freq为所述振荡器电路的输出频率，c1为第一电容的电容值，iref1为第一参考电流的电流值，iref2为第二参考电流的电流值，vdd为电压源的电压值，rset为第一电阻的电阻值，m是第二mos管与第一mos管的比值，m也是第三mos管与第一mos管的比值，可见，输出频率freq与m，c1和rset有关，而与vdd无关。

与现有技术相比，本发明不需要用到bandgap和bias电路，其采用包括一个电阻和三个晶体管的参考电压/电流产生电路，就可以产生参考电压vbn、参考电流iref1和iref2，从而以比较小的面积和功耗实现频率不随电源电压变化而变化的振荡器。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为一种传统的频率不随电源电压的变化而变化的振荡器的电路示意图；

图2为本发明在一个实施例中的频率不随电源电压的变化而变化的振荡器的电路示意图。

【具体实施方式】

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。

图2为本发明在一个实施例中的频率不随电源电压的变化而变化的振荡器的电路示意图。所述振荡器包括参考电压/电流产生电路210，以及振荡器电路220。

所述参考电压/电流产生电路210用于产生参考电压vbn、第一参考电流iref1和第二参考电流iref2。所述参考电压/电流产生电路210包括第一mos管mn1、第二mos管mn2、第三mos管mn3和第一电阻rset。第一电阻rset连接于电压源vdd和第一mos管mn1的第一连接端之间，第一mos管mn1的第二连接端接地，第一mos管mn1的控制端与第一mos管mn1的第一连接端相连；第二mos管mn2的控制端与第一mos管mn1的控制端相连，第二mos管mn2的第二连接端接地；第三mos管mn3的控制端与第一mos管mn1的控制端相连，第三mos管mn3的第二连接端接地。其中，第一mos管mn1控制端的电压为所述参考电压vbn，第二mos管mn2的第一连接端的电流为所述第一参考电流iref1，第三mos管mn3的第一连接端的电流为所述第二参考电流iref2。

在图2所示的具体实施例中，所述第一mos管mn1、第二mos管mn2和第三mos管mn3均为nmos晶体管，所述第一mos管mn1、第二mos管mn2和第三mos管mn3的第一连接端为nmos晶体管的漏极，所述第一mos管mn1、第二mos管mn2和第三mos管mn3的第二连接端为nmos晶体管的源极，所述第一mos管、第二mos管和第三mos的控制端为nmos晶体管的栅极；所述第一参考电流iref1和第二参考电流iref1相等。

所述振荡器电路220包括第一振荡单元和第二振荡单元(未标识)，所述第一振荡单元包括第一比较电路cmp1、第一充/放电控制电路222和产生比较电压的第一电容c1，所述第一电容c1的一端与电压源vdd相连，所述第一电容c1的另一端与第一比较电路cmp1的第一输入端相连，所述第一比较电路cmp1的第二输入端与参考电压vbn相连；所述第二振荡单元包括第二比较电路cmp2、第二充/放电控制电路224和产生比较电压的第二电容c2，所述第二电容c2的一端与电压源vdd相连，所述第二电容c2的另一端与第二比较电路cmp2的第一输入端相连，所述第二比较电路cmp2的第二输入端与参考电压vbn相连。基于所述参考电压/电流产生单元210提供的第一参考电流iref1对第一振荡单元中的第一电容c1进行充电，第一比较电路cmp1在第一电容c1另一端的电压(即比较电压)小于或等于所述参考电压vbn时，通知第一充/放电控制电路222开始放电和第二充/放电控制电路224开始充电；基于所述参考电压/电流产生单元210提供的第二参考电流iref2对第二振荡单元的第二电容c2进行充电，第二比较电路cmp2在第二电容c2另一端的电压(即比较电压)小于或等于所述参考电压vbn时，通知第二充/放电控制电路224开始放电和第一充/放电控制电路222开始充电。

在图2所示的实施例中，所述第一充/放电控制电路222包括第四mos管mp1和第五mos管mn4，其中，第四mos管mp1的第一连接端与电压源vdd相连，其第二连接端与第五mos管mn4的第一连接端相连，第五mos管mn4的第二连接端与所述第一参考电流iref1相连，第四mos管mp1和第五mos管mn4之间的连接节点与所述第一电容c1的另一端相连。当所述第一充/放电控制电路222被通知放电时，第四mos管mp1导通且第五mos管mn4关断，此时，第一电容c1的一端与另一端相连，从而使第一电容c1放电；当所述第一充/放电控制电路222被通知开始充电时，第四mos管mp1关断且第五mos管mn4导通，此时，中断第一电容c1的一端与另一端连接，且第一参考电流iref1通过第五mos管mn4与第一电容c1的另一端相连，从而由第一参考电流iref1对所述第一电容c1充电。所述第二充/放电控制电路224包括第六mos管mp2和第七mos管mn5，其中，第六mos管mp2的第一连接端与电压源vdd相连，其第二连接端与第七mos管mn5的第一连接端相连，第七mos管mn5的第二连接端与所述第二参考电流iref2相连，第六mos管mp2和第七mos管mn5之间的连接节点与所述第二电容c2的另一端相连。当所述第二充/放电控制电路224被通知放电时，第六mos管mp2导通且第七mos管mn5关断，此时，第二电容c2的一端与另一端相连，从而使第二电容c2放电；当所述第二充/放电控制电路224被通知开始充电时，第六mos管mp2关断且第七mos管mn5导通，此时，中断第二电容c2的一端与另一端连接，且第二参考电流iref2通过第七mos管mn5与第二电容c2的另一端相连，从而由第二参考电流iref2对所述第二电容c2充电。

在图2所示的具体实施例中，所述第四mos管mp1和第六mos管mp2为pmos晶体管，所述第四mos管mp1和第六mos管mp2的第一连接端为pmos晶体管的源极，所述第四mos管mp1和第六mos管mp2的第二连接端为pmos晶体管的漏极；所述第五mos管mn4和第七mos管mn5为nmos晶体管，所述第五mos管mn4和第七mos管mn5的第一连接端为nmos晶体管的漏极，所述第五mos管mn4和第七mos管mn5的第二连接端为nmos晶体管的源极。

在图2所示的具体实施例中，第一比较电路cmp1的第一输入端和第二输入端分别为第一比较电路cmp1的正向输入端和反向输入端；第二比较电路cmp2的第一输入端和第二输入端分别为第二比较电路cmp2的正向输入端和反向输入端。所述第一振荡单元和第二振荡单元共享一逻辑电路226，所述逻辑电路226包括第一反相器inv1、第二反相器inv2、第一或非门nor1和第二或非门nor2，其中，第一反相器inv1的输入端与第一比较电路cmp1的输出端相连，第一反相器inv1的输出端与第一或非门nor1的一输入端相连，第一或非门nor1的另一输入端与第二或非门nor2的输出端相连，第一或非门nor1的输出端与第四mos管mp1和第五mos管mn4的栅极相连，第一或非门nor1的输出端作为与所述逻辑电路226的第一输出端o1；第二反相器inv2的输入端与第二比较电路cmp2的输出端相连，第二反相器inv2的输出端与第二或非门nor2的一输入端相连，第二或非门nor2的另一输入端与第一或非门nor1的输出端相连，第二或非门nor2的输出端与第六mos管mp2和第七mos管mn5的栅极相连，第二或非门nor2的输出端作为所述逻辑电路226的第二输出端o2。第一或非门nor1的输出信号经延时器后得到频率信号(或时钟信号)clk。

本领域技术普通技术人员，基于图2中的振荡器电路220各个元件的连接关系即可明确振荡器电路220的工作过程，因此这里就不再详述。

需要特别说明的是，本发明与传统振荡器相比，不需要用到bandgap和bias电路，仅用所述参考电压/电流产生电路210(其包括一个电阻rset和三个晶体管mn1，mn2和mn3)就产生了参考电压vbn、参考电流iref1和iref2。从图2所示的参考电压/电流产生电路210不难得出，随着电压源vdd的上升，mos管mn1的电流会增加，从而参考电压vbn的电压也会增加。从图2所示的参考电压/电流产生电路210还可得到以下关系式:

其中，iref1为第一参考电流iref1的电流值，iref2为第二参考电流iref1的电流值，vdd为电压源vdd的电压值，rset为第一电阻rset的电阻值，m是mos管mn2(或mn3)与mn1的比值。由于vdd上升速度大于vbn上升速度，所以随着vdd的上升，iref1也会增加。可见，vbn和iref1会随着电源电压vdd的变化而变化，那么输出频率freq呢？

从图2所示的振荡器电路220可得以下公式：

可见，输出频率freq(即时钟信号clk的频率)只与m，c1和rset有关，而与vdd无关，由于m，c1，rset都不随电源电压vdd变化而变化，所以输出频率freq也不随电源电压vdd的变化而变化。由此我们实现了用比较小的面积和功耗实现频率不随电源电压变化而变化的振荡器的想法。这样，本发明中的不随电源电压变化而变化的振荡器更具有竞争优势。

在本发明中，“连接”、相连、“连”、“接”等表示电性相连的词语，如无特别说明，则表示直接或间接的电性连接。

需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。