1.一种数字控制可变电抗器装置，包含：
本体nMOS场效应晶体管集合，其本体绑定至接地，该本体nMOS场效应晶体管集合具有：
第一晶体管，包括：
源极，耦合至直流电压源；以及
栅极，耦合至数字控制振荡器；
第二晶体管，包括：
源极，耦合至该直流电压源；以及
栅极，耦合至该数字控制振荡器；以及
第三晶体管，包括：
源极，耦合至该第一晶体管的漏极；以及
漏极，耦合至该第二晶体管的漏极。
2.如权利要求1所述的装置，其中，该第一晶体管的栅极与该第二晶体管的栅极耦合至数字控制振荡器的电感电容共振腔的正极及负极节点。
3.如权利要求2所述的装置，其中，该数字控制振荡器的电感电容共振腔有约0.5伏特的偏压。
4.如权利要求1所述的装置，其中，该直流电压源提供0.5伏特以使该第一晶体管及该第二晶体管处于关闭状态。
5.如权利要求1所述的装置，其中，该第三晶体管的栅极接收控制信号。
6.如权利要求5所述的装置，其中，该控制信号在约0至1.2伏特的电压范围中。
7.如权利要求6所述的装置，其中：
响应该控制信号被设定在约0伏特，使该第三晶体管处于关闭状态；以及
响应该控制信号被设定在约1.2伏特，使该第三晶体管处于开启状态。
8.如权利要求1所述的装置，其中，通过该背栅极电压的调整，该第一晶体管的该栅极与该第二晶体管的该栅极接收一可组构电压范围。
9.一种数字控制可变电抗器装置，包含：
FDSOI nMOS场效应晶体管集合，栅极耦合至连接至Vbb电位电压的背栅极电压，该FDSOI nMOS场效应晶体管具有：
第一晶体管，包括：
源极，耦合至直流电压源；以及
栅极，耦合至数字控制振荡器；
第二晶体管，包括：
源极，耦合至该直流电压源；以及
栅极，耦合至该数字控制振荡器；以及
第三晶体管，包括：
源极，耦合至该第一晶体管的漏极；以及
漏极，耦合至该第二晶体管的漏极。
10.如权利要求9所述的装置，其中，该第一晶体管的栅极与该第二晶体管的栅极耦合至数字控制振荡器的电感电容共振腔的正极及负极节点。
11.如权利要求10所述的装置，其中，该数字控制振荡器的电感电容共振腔有约0.5伏特的偏压。
12.如权利要求9所述的装置，其中，该直流电压源接收0.5伏特以使该第一晶体管及该第二晶体管处于关闭状态。
13.如权利要求9所述的装置，其中，该第三晶体管的栅极接收控制信号。
14.如权利要求13所述的装置，其中，该控制信号是在约0至1.2伏特的电压范围中。
15.如权利要求9所述的装置，其中：
响应该控制信号被设定在约0伏特，使该第三晶体管处于关闭状态；以及
响应该控制信号被设定在约1.2伏特，使该第三晶体管处于开启状态。
16.如权利要求9所述的装置，其中，通过该Vbb电位电压的调整，该可变电抗器装置拥有用于该第一晶体管的栅极及该第二晶体管的栅极的电压范围。
17.一种实现极精细频率调控分辨率的方法，包含：
施加偏压至数字控制振荡器电感电容(DCO LC)共振腔，该数字控制振荡器电感电容(DCO LC)共振腔栅极连接至第一NMOS晶体管装置与第二NMOS晶体管装置；
施加直流偏压至一节点，该节点连接至该第一NMOS晶体管装置的源极与该第二NMOS晶体管装置的源极；
产生由第三NMOS晶体管装置的栅极接收的控制信号；
设定该第一NMOS晶体管装置、该第二NMOS晶体管装置及该第三NMOS晶体管装置的背栅极电压至接地；以及
调整该背栅极电压以重新组构该直流偏压及该控制信号的调控范围。
18.如权利要求17所述的方法，其中，施加该偏压至该DCO电感电容共振腔包括：
施加约0.5伏特的电压至该DCO电感电容共振腔。
19.如权利要求17所述的方法，其中，该方法包括在该DCO电感电容共振腔中的晶体管装置阵列。
20.如权利要求17所述的方法，其中，产生该控制信号包括：
产生范围在约0至1.2伏特之间的控制信号：
其中，通过该范围，使该第一NMOS晶体管装置及该第二NMOS晶体管装置保持在该关闭状态；
其中，响应施加约0.0至0.6伏特至该控制信号，使该第三晶体管处于关闭状态；以及
其中，响应施加约0.9至1.2伏特至该控制信号，使该晶体管处于开启状态。