一种L波段信号调理模块的制作方法

本实用新型涉及信号处理技术领域，具体的说，是一种L波段信号调理模块。

背景技术：

根据IEEE521-2002标准，L波段是指频率在1-2GHz的无线电波波段;而北约的L波段则指40-60GHz(波长7.50-5.00mm)，均属于毫米波。L波段可被用于数字音频广播（DAB）和卫星导航系统（GPS）等。在L波段信号调制过程中需要进行相位和功率的调理，市场上现有产品通常采用微带线加上开关实现移相器，在移相量较大的情况下微带线长度特别长，导致产品体积较大。由于使用开关和长微带线，整体插损较大，噪声系数很大，会对整机灵敏度造成不利影响，不能增加其他功能，而且每个产品只有一个通道，当需要使用多通道时，往往需要采购数个产品组合使用，不利机箱结构排布。

技术实现要素：

本实用新型的目的在于提供一种L波段信号调理模块，用于解决现有技术中L波段信号调理模块采用微带线加开关实现移相器导致噪声系数大的问题，以及现有技术中产品只有一个通道，组合使用体积较大不利于机箱布线的问题。

为了达到上述目的，本实用新型通过下述技术方案实现：

一种L波段信号调理模块，包括用于调整两路输入信号的功率和相位的射频电路板和用于给所述射频电路板供电并输出控制信号至射频电路板的控制电路板，所述控制电路板通信连接有上位机，所述射频电路板包括第一路输入通道和第二路输入通道，所述第一路输入通道依次连接第一低噪声放大器、第二低噪声放大器、第一数控衰减器、第一数控移相器和第一温度补偿衰减器，所述第二路输入通道依次连接第三低噪声放大器、第四低噪声放大器、第二数控衰减器、固定衰减器和第二温度补偿器，所述第一温度补偿器与所述第二温度补偿器的输出端连接合路器的输入端，所述合路器的输出端连接有第二数控移相器，所述第二数控移相器连接第五低噪声放大器，所述第五低噪声放大器连接射频电路板的输出端。

工作原理：

L波段信号调理模块包括有两个输入通道的射频电路板和控制电路板，控制电路板上设置有电源模块，用于给射频电路板和自身供电，控制电路板上设置有与上位机通信的接口，用于接收上位机的指令，并将指令转化成对射频电路板的控制信号。一路L波段信号从射频电路板的第一路输入通道输入，经过第一低噪声放大器和第二低噪声放大器进行两级信号放大后，输入第一数控衰减器进行功率衰减后输入第一数控移相器进行相位的调整，然后再输入第一温度补偿衰减器，在合路器之前增加第一温度补偿衰减器的原因在于：射频电路板的主要热源在末端，避免由于温度升高而降低功率放大；用于前级与后级之间的隔离，减少前级与后级之间的相互影响。另一路L波段信号从第二路输入通道输入经过第三低噪声放大器和第四低噪声放大器两级信号放大后经过第二数控衰减器和固定衰减器进行功率衰减后，输入第二温度补偿器进行隔离后，与第一温度补偿衰减器的输出信号一起输入合路器，合路器将信号汇合后输出至第二数控移相器进行相位调整后，经过第五低噪声放大器进行放大后由输出端输出。其中的第一数控衰减器、第二数控衰减器、第一数控移相器以及第二数控移相器在对输入的信号进行衰减、移相时，接收控制电路板输入的控制信号，对衰减的大小以及移相的幅度进行控制。控制电路板与上位机通信连接，因此可以在上位机对控制板发送指令，由控制电路板控制射频电路板中的第一数控衰减器、第二数控衰减器、第一数控移相器以及第二数控移相器。采用射频电路板实现移相器，射频电路板采用低噪声放大、多级功率衰减以及采用温度补偿衰减器将前级与后级隔离的方式克服了现有技术中采用微带线加开关实现移相器的噪声系数大的问题，射频电路板采用两路信号输入，克服了单通道输入的产品组合使用时体积较大不利于机箱布线的问题。

进一步地，所述控制电路板包括主控芯片，所述主控芯片连接有BUFFER电路和用于与所述上位机通信的SPI接口，所述BUFFER电路与射频电路板采用电源线连接。

工作原理：

控制电路板的主控芯片连接有SPI接口和BUFFER电路，分别用于与上位机和射频电路板连接。控制电路板通过SPI接口与上位机通信，接收上位机的指令，并通过主控芯片的IO端口输出至BUFFER电路，BUFFER电路避免杂波进入射频电路板，起到了滤除杂波的作用。BUFFER电通过电源线与射频电路板的第一数控衰减器、第二数控衰减器，所有电源线都有π型滤波，外加电磁兼容滤波器加强滤波后再接到射频电路板上的芯片上。控制电路板的控制线上排阻、排容搭配使用，进一步提高了抗干扰性。

进一步地，所述BUFFER电路有多个，用于将所述主控芯片输出的信号滤波后输入所述射频电路板的第一数控衰减器、第二数控衰减器、第一数控移相器和第二数控移相器。

工作原理：

BUFFER电路有多个，每一个BUFFER电路只有两个输入端和两个输出端，因此，主控芯片与射频电路板上的第一数控衰减器之间的控制信号输入需要通过多个BUFFER电路实现，主控芯片与第二数控衰减器、第一数控移相器以及第二数控移相器的控制信号连接也是需要多个BUFFER电路。

进一步地，所述BUFFER电路包括buffer芯片，所述buffer芯片的2脚接地，5脚接3.3V直流电压，1脚和3脚分别作为第一输入端和第二输入端接收所述主控芯片输入的信号,6脚连接电阻R24的第一端，电阻R24的第二端通过电容C2接地，并连接第一输出端，4脚连接电阻R25的第一端，电阻R25的第二端通过电容C3接地，并连接第二输出端，所述第一输出端和第二输出端连接射频电路板。

工作原理：

buffer芯片的6脚和4脚分别连接RC滤波后输出至射频电路板，起到了滤除杂波的作用。

进一步地，所述SPI接口连接有差分转单端芯片，所述差分转单端芯片的3脚、5脚、11脚和13脚分别与SPI接口的输出信号连接，所述差分转单端芯片与所述上位机的串口DB15连接，所述串口DB15的9针、10针和11针连接5V直流电压，串口DB15的13针、14针和15针接地，串口DB15的1针和2针之间串联电阻R23，所述1针和2针分别通过电阻R9和电阻R8连接差分转单端芯片的1脚和2脚，串口DB15的3针和4针之间串联电阻R16，3针和4针分别通过电阻R10和电阻R11连接差分转单端芯片的6脚和7脚，串口DB15的5针和6针之间串联电阻R21，串口DB15的5针和6针分别通过电阻R12和电阻R13连接差分转单端芯片的15脚和14脚，串口DB15的7针和8针之间串联电阻R22，串口DB15的7针和8针分别通过电阻R14和电阻R15连接差分转单端芯片的10脚和9脚。

工作原理：

控制电路板使用差分SPI接口与上位机的串口DB15通信，抗干扰性好，通信速度快。

进一步地，所述主控芯片为FPGA，所述FPGA包括用于与所述SPI接口连接的BANK1，用于连接所述BUFFER电路后与所述射频电路板上的第一数控衰减器、第二数控衰减器、第一数控移相器连接的BANK2和用于连接所述BUFFER电路后与所述射频电路板上的第二数控移相器连接的BANK3。

工作原理：

控制电路板使用差分SPI接口与上位机通信，FPGA作为控制核心，内部固化有编写好的程序文件。FPGA内的I/O按组（BANK）分类，每组都能够独立地支持不同的I/O标准。通过软件的灵活配置，可适配不同的电气标准与I/O物理特性，可以调整驱动电流的大小，可以改变上、下拉电阻。为了便于管理和适应多种电器标准，FPGA的I/O被划分为若干个BANK，每个BANK的接口标准由其接口电压VCCO决定，一个BANK只能有一种VCCO，但不同BANK的VCCO可以不同。只有相同电气标准的端口才能连接在一起，VCCO电压相同是接口标准。当FPGA收到上位机控制命令后，会根据收到的命令，将射频电路板上的数控衰减器或数控移相器配置好。其工作流程是：收到上位机的控制命令->解析控制命令->配置FPGA相应IO的电平状态->FPGA相应IO的电平状态传递到buffer芯片->buffer芯片的电平状态传递到镀银导线->镀银导线的电平状态传递到数控衰减器或数控移相器->数控衰减器或数控移相器响应->结束。这里的数控衰减器包括第一数控衰减器和第二数控衰减器，这里的数控移相器包括第一数控移相器和第二数控移相器。选用FPGA作为主控芯片，使用差分SPI接口与上位机通信，抗干扰性好，响应速度快，通信速度快。

进一步地，所述控制电路板还包括用于给所述射频电路板供电的电源模块，所述电源模块包括5.5V滤波电路、3.3V稳压电路和1.2V稳压电路，分别用于给所述FPGA提供5.5V直流电压、3.3V直流电压和1.2V直流电压。

工作原理：

电源模块采用由电容并联组成滤波电路进行滤波，3.3V稳压电路和1.2V稳压电路采用低压差稳压芯片，避免DC-DC稳压器开关频率干扰降低功耗。

本实用新型与现有技术相比，具有以下优点及有益效果：

（1）本实用新型体积小巧，具有2个通道集成度高，响应速度快，高低温一致性好，灵敏度高，具有超低噪声系数，增加幅度控制功能。调整信号幅度时对噪声系数影响不大。此产品工作于1660-1730MHz属于定制产品，填补了市场空白。

（2）L波段信号调理模块主要实现对微弱输入信号进行放大，并能实现两路输入信号的功率和相位的调整。输入信号为两路独立的信号，合路输出到一个共同的输出端口。系统实现对输入信号的噪声系数恶化尽量小，两个输入信号的功率和相位可调整。

附图说明

图1为本实用新型的系统原理框图；

图2为控制电路板中的主控芯片与差分转单端芯片连接的电路图；

图3为BANK2与BUFFER电路连接的原理图；

图4为BANK3与BUFFER电路连接的原理图；

图5为差分转单端芯片与串口DB15的电路连接图；

图6为BUFFER电路的电路原理图；

图7为主控芯片、BUFFER电路和射频电路板的电路连接示意图；

图8为5.5V滤波电路的原理图；

图9为3.3V稳压电路的原理图；

图10为1.2V稳压电路的原理图；

其中A1-第一低噪声放大器；A2-第二低噪声放大器；A3-第三低噪声放大器；A4-第四低噪声放大器；A5-第五低噪声放大器；B1-第一数控衰减器；B2-第二数控衰减器；C1-第一数控移相器；C2-第二数控移相器；D1-第一温度补偿衰减器；D2-第二温度补偿器；E-固定衰减器；F-合路器；U1B-BANK1；U1C-BANK2；U1D-BANK3；U2-差分转单端芯片；U3-buffer芯片；DS1-第一低压差稳压芯片；DS2-第二低压差稳压芯片。

具体实施方式

下面结合实施例对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。

实施例1：

结合附图1所示，一种L波段信号调理模块，包括用于调整两路输入信号的功率和相位的射频电路板和用于给所述射频电路板供电并输出控制信号至射频电路板的控制电路板，所述控制电路板通信连接有上位机，所述射频电路板包括第一路输入通道和第二路输入通道，所述第一路输入通道依次连接第一低噪声放大器A1、第二低噪声放大器A2、第一数控衰减器B1、第一数控移相器C1和第一温度补偿衰减器D1，所述第二路输入通道依次连接第三低噪声放大器A3、第四低噪声放大器A4、第二数控衰减器B2、固定衰减器E和第二温度补偿器D2，所述第一温度补偿器D1与所述第二温度补偿器D2的输出端连接合路器F的输入端，所述合路器F的输出端连接有第二数控移相器C2，所述第二数控移相器C2连接第五低噪声放大器A5，所述第五低噪声放大器A5连接射频电路板的输出端。

工作原理：

L波段信号调理模块包括有两个输入通道的射频电路板和控制电路板，控制电路板上设置有电源模块，用于给射频电路板和自身供电，控制电路板上设置有与上位机通信的接口，用于接收上位机的指令，并将指令转化成对射频电路板的控制信号。一路L波段信号从射频电路板的第一路输入通道输入，经过第一低噪声放大器A1和第二低噪声放大器A2进行两级信号放大后，输入第一数控衰减器B1进行功率衰减后输入第一数控移相器C1进行相位的调整，然后再输入第一温度补偿衰减器D1，在合路器F之前增加第一温度补偿衰减器D1的原因在于：射频电路板的主要热源在末端，避免由于温度升高而降低功率放大；用于前级与后级之间的隔离，减少前级与后级之间的相互影响。另一路L波段信号从第二路输入通道输入经过第三低噪声放大器A3和第四低噪声放大器A4两级信号放大后经过第二数控衰减器B2和固定衰减器E进行功率衰减后，输入第二温度补偿器D2进行隔离后，与第一温度补偿衰减器D1的输出信号一起输入合路器F，合路器F将信号汇合后输出至第二数控移相器C2进行相位调整后，经过第五低噪声放大器A5进行放大后由输出端输出。其中的第一数控衰减器B1、第二数控衰减器B2、第一数控移相器C1以及第二数控移相器C2在对输入的信号进行衰减、移相时，接收控制电路板输入的控制信号，对衰减的大小以及移相的幅度进行控制。控制电路板与上位机通信连接，因此可以在上位机对控制板发送指令，由控制电路板控制射频电路板中的第一数控衰减器B1、第二数控衰减器B2、第一数控移相器C1以及第二数控移相器C2。采用射频电路板实现移相器，射频电路板采用低噪声放大、多级功率衰减以及采用温度补偿衰减器将前级与后级隔离的方式克服了现有技术中采用微带线加开关实现移相器的噪声系数大的问题，射频电路板采用两路信号输入，克服了单通道输入的产品组合使用时体积较大不利于机箱布线的问题。第一低噪声放大器A1-第四低噪声A4型号均为BGU8052，第一数控衰减器B1和第二数控衰减器B2型号为PE43711A-Z，第一数控移相器C1和第二数控移相器C2型号为MAPS-010163-TR0500，第一温度补偿衰减器D1和第二温度补偿衰减器D2型号为TCA0602N9W3，固定衰减器E为电阻式π型衰减器，合路器F型号为SBB-2-18，第五低噪声放大器A5型号为ABA-54563-TR1G。

实施例2：

在实施例1的基础上，结合附图1-4、图6和图7所示，所述控制电路板包括主控芯片，所述主控芯片连接有BUFFER电路和用于与所述上位机通信的SPI接口，所述BUFFER电路与射频电路板采用电源线连接。

工作原理：

控制电路板的主控芯片连接有SPI接口和BUFFER电路，分别用于与上位机和射频电路板连接。控制电路板通过SPI接口与上位机通信，接收上位机的指令，并通过主控芯片的IO端口输出至BUFFER电路，BUFFER电路避免杂波进入射频电路板，起到了滤除杂波的作用。BUFFER电通过电源线与射频电路板的第一数控衰减器B1、第二数控衰减器B2，所有电源线都有π型滤波，外加电磁兼容滤波器加强滤波后再接到射频电路板上的芯片上。控制电路板的控制线上排阻、排容搭配使用，进一步提高了抗干扰性。

进一步地，所述BUFFER电路有多个，用于将所述主控芯片输出的信号滤波后输入所述射频电路板的第一数控衰减器B1、第二数控衰减器B2、第一数控移相器C1和第二数控移相器C2。

工作原理：

BUFFER电路有多个，每一个BUFFER电路只有两个输入端和两个输出端，因此，主控芯片与射频电路板上的第一数控衰减器B1之间的控制信号输入需要通过多个BUFFER电路实现，主控芯片与第二数控衰减器B2、第一数控移相器C1以及第二数控移相器C2的控制信号连接也是需要多个BUFFER电路。

进一步地，所述BUFFER电路包括buffer芯片U3，所述buffer芯片的2脚接地，5脚接3.3V直流电压，1脚和3脚分别作为第一输入端和第二输入端接收所述主控芯片输入的信号,6脚连接电阻R24的第一端，电阻R24的第二端通过电容C2接地，并连接第一输出端，4脚连接电阻R25的第一端，电阻R25的第二端通过电容C3接地，并连接第二输出端，所述第一输出端和第二输出端连接射频电路板。

工作原理：

buffer芯片U3的6脚和4脚分别连接RC滤波后输出至射频电路板，起到了滤除杂波的作用。

实施例3：

在实施例2的基础上，结合附图1、图2和图5所示，所述SPI接口连接有差分转单端芯片U2，所述差分转单端芯片U2的3脚、5脚、11脚和13脚分别与SPI接口的输出信号连接，所述差分转单端芯片U2与所述上位机的串口DB15连接，所述串口DB15的9针、10针和11针连接5V直流电压，串口DB15的13针、14针和15针接地，串口DB15的1针和2针之间串联电阻R23，所述1针和2针分别通过电阻R9和电阻R8连接差分转单端芯片U2的1脚和2脚，串口DB15的3针和4针之间串联电阻R16，3针和4针分别通过电阻R10和电阻R11连接差分转单端芯片U2的6脚和7脚，串口DB15的5针和6针之间串联电阻R21，串口DB15的5针和6针分别通过电阻R12和电阻R13连接差分转单端芯片U2的15脚和14脚，串口DB15的7针和8针之间串联电阻R22，串口DB15的7针和8针分别通过电阻R14和电阻R15连接差分转单端芯片U2的10脚和9脚。

工作原理：

控制电路板使用差分SPI接口与上位机的串口DB15通信，抗干扰性好，通信速度快。

进一步地，所述主控芯片为FPGA，所述FPGA包括用于与所述SPI接口连接的BANK1U1B，用于连接所述BUFFER电路后与所述射频电路板上的第一数控衰减器B1、第二数控衰减器B2、第一数控移相器C1连接的BANK2U1C和用于连接所述BUFFER电路后与所述射频电路板上的第二数控移相器C2连接的BANK3U1D。

工作原理：

控制电路板使用差分SPI接口与上位机通信，FPGA作为控制核心，内部固化有编写好的程序文件。FPGA内的I/O按组BANK分类，每组都能够独立地支持不同的I/O标准。通过软件的灵活配置，可适配不同的电气标准与I/O物理特性，可以调整驱动电流的大小，可以改变上、下拉电阻。为了便于管理和适应多种电器标准，FPGA的I/O被划分为若干个BANK，每个BANK的接口标准由其接口电压VCCO决定，一个BANK只能有一种VCCO，但不同BANK的VCCO可以不同。只有相同电气标准的端口才能连接在一起，VCCO电压相同是接口标准。当FPGA收到上位机控制命令后，会根据收到的命令，将射频电路板上的数控衰减器或数控移相器配置好。其工作流程是：收到上位机的控制命令->解析控制命令->配置FPGA相应IO的电平状态->FPGA相应IO的电平状态传递到buffer芯片->buffer芯片的电平状态传递到镀银导线->镀银导线的电平状态传递到数控衰减器或数控移相器->数控衰减器或数控移相器响应->结束。这里的数控衰减器包括第一数控衰减器B1和第二数控衰减器B2，这里的数控移相器包括第一数控移相器C1和第二数控移相器C2。选用FPGA作为主控芯片，使用差分SPI接口与上位机通信，抗干扰性好，响应速度快，通信速度快。

实施例4：

在实施例3的基础上，结合附图1-10所示，所述控制电路板还包括用于给所述射频电路板供电的电源模块，所述电源模块包括5.5V滤波电路、3.3V稳压电路和1.2V稳压电路，分别用于给所述FPGA提供5.5V直流电压、3.3V直流电压和1.2V直流电压。

工作原理：

电源模块采用由电容并联组成滤波电路进行滤波，3.3V稳压电路和1.2V稳压电路采用低压差稳压芯片，避免DC-DC稳压器开关频率干扰降低功耗。3.3V稳压电路包括第一低压差稳压芯片DS1，5.5V电压连接由电容C4、电容C5滤波后输入第一低压差稳压芯片DS1的4脚与8脚，第一低压差稳压芯片DS1的0脚和3脚接地，1脚经过电容C6后接地。5脚和6脚之间串联电阻R26，6脚串联电阻R27、电阻R28后接地，电阻R26、电阻R27和电阻R28的阻值应满足第一低压差稳压芯片DS1的6脚的电压为1V，第一低压差稳压芯片DS1的5脚还连接有电感L1和电容C8组成的LC滤波电路，电感L1与电容C8之间的节点电压为3.3V直流电压。1.2V稳压电路包括第二低压差稳压芯片DS2，第二低压差稳压芯片DS2的8脚接5.5V电压，4脚与5.5V电压之间增加单电路类型的大电流E1，采用NFM21PC475B1A3D，单电路类型的大电流E1连接由电容C9、电容C10滤波后输入第二低压差稳压芯片DS2的4脚，第二低压差稳压芯片DS2的0脚和3脚接地，1脚经过电容C11后接地。5脚和6脚之间串联电阻R29，6脚串联电阻R30、电阻R31后接地，电阻R29、电阻R30和电阻R31的阻值应满足第二低压差稳压芯片DS2的6脚的电压为1V，第二低压差稳压芯片DS2的5脚还连接有电感L2和电容C13组成的LC滤波电路，电感L2与电容C13之间的节点电压为1.2V直流电压。

以上所述，仅是本实用新型的较佳实施例，并非对本实用新型做任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本实用新型的保护范围之内。