专利名称：高速可变长解码装置的制作方法
技术领域：
本发明涉及一种对可变长编码数据进行解码的装置，更具体地说是涉及使信号处理频率高的数据传送系统的可变长解码的处理速度得到提高的高速可变长解码装置。
高清晰度电视、高清晰度录像机、数字录像机、数字摄象机以及多媒体机等系统一般都是对图象信息与声音信息进行数字化处理后再记录或传输的。对图信息进行数字化处理已提出的方法有预测编码法、正交变换编码法以及可变长编码法等。为了有效地压缩图象信息，使用这类编码技术的典型编码系统对分割图象所得的数据块进行正交变换编码、量化与可变长编码等。该系统为了进一步提高数据压缩率还进行帧间或场间的预测编码。
上述可变长编码装置因为是根据符号发生频度压缩信息的，因此具有对输入的符号进行可变长编码的可变长编码表。这可变长编码表是根据哈夫曼编码(Huffman coding)方法设计的。如所周知，哈夫曼编码给发生频度相对高的符号分配短码，给发生频度相对低的符号分配长码。在典型的编码系统中，可变长编码装置输入的符号通常是行程长度(run-length)编码所得的[行程、量级]符号。[行程、量级]符号是用众所周知的锯齿形扫描得到的，“行程”表示不连续为“0”的，存在于变换系数间的连续的“0”的个数，“量级”表示不为“0”的变换系数的值。根据哈夫曼编码方法设计的可变长编码表，可以分为“行程”或“量级”中的一个具有相对极大值的符号的换码(escape)区域与其他符号的正常(regular)区域。正常区域内[行程、量级]符号按哈夫曼编码方法被分配编码。换码区域内的[行程、量级]符号由于统计发生频度极低所以分配给相对长的编码并分配表示换码区域内的[行程、量级]符号的“ESC码”。由可变长编码生成的码字以ESC码与表示数据块端的EOB码等追加了附加信息的位流形态传输到解码系统中。
解码系统进行与编码系统的信号处理过程相反的过程，使编码信息解码，因此具有可变长解码器、逆量化器与逆正交变换器等。参照
图1所示的现有可变长编码装置，可变长编码数据以串行或并列的位流形态输入FIFO存贮器11。FIFO存贮器11将输入的可变长编码数据存储起来，当每次从接口12施加读出信号READ时将存储的数据中最先输入的位流输出到接口12。接口12根据加入从FIFO存贮器11输出数据的开始码将可变长编码数据与其他附加数据区分开来。接口12根据来自桶式移位器14的数据请求信号RQST，将事先设定位数的数据，例如32位的数据输出到桶式移位器14。
桶式移位器14将大小按编码表15附加的码长设定的窗口移位，并把移位窗口内的数据输出到[行程、量级]表16与编码表15。[行程、量级]表16把根据加入桶式移位器14输出数据内的编码的[行程、量级]符号输出到位于后面的[行程、量级]解码器17。编码表15用桶式移位器14的输出数据，将[行程、量级]表16输出的对应[行程、量级]符号的码长输出到桶式移位器14。桶式移位器14将按新输出的码长移位的窗口内的位数据再输出到[行程、量级1表16与编码表15。桶式移位器14和[行程、量级]表16与编码表15通过反复进行该动作，对接口12提供的数据进行可变长编码。
顺序控制器13控制接口12与桶式移位器14的动作中止并再启动被中止的动作。因此，顺序控制器13响应从外部控制的输入与由桶式移位器14输出的数据得到的参数生成开始信号START或中止信号HOLD。该信号START与HOLD施加到接口12与桶式移位器14。解码器17将[行程、量级]表16施加的[行程、量级]符号解码，输出到位于后面的逆量化器IQ/逆正交变换器IDCT(图中未表示出)。这里，图2A-图2C是表示[行程、量级]解码器17的动作时序图。[行程、量级]表16生成的[行程、量级]符号为[5、3][3、2]……时，[行程、量级]解码器17按一定的时钟率生成的图2C的时钟脉冲，如图2A所示，对输入[行程、量级]符号产生行程长度的数据“0”群与跟随“0”群的级别。这就是说，对[行程、量级]符号[5、3]输出五个“0”，然后输出“3”的级别值，对[3、2]输出三个“0”，然后输出“2”的级别值。这时，[行程、量级]解码器17在与行程长度一致个数的时钟脉冲生成期间产生中止桶式移位器14动作的低电平中止信号HOLDA。这就是说，对[行程、量级]符号[5、3]，在产生行程长度为5的时钟脉冲期间、产生图2C所示的中止信号HOLDA，以中止桶式移位器14移位动作。对符号[3、2]，在行程长度3的时钟脉冲生成期间生成中止桶式移位器14移位动作的低电平的中止信号HOLDA。
但是，在该现有的可变长解码装置中，[行程、量级]解码器17在连续输出“0”时桶式移位器14的动作也停止了。这样，现有的可变长解码装置只能用于动作速度不高的系统。在单位时间里需要对更多符号解码的高清晰度电视之类的高速系统就难以使用。
本发明的目的是提供一种能独立进行[行程、量级]符号的生成动作和[行程、量级]符号的解码动作，消除因桶式移位器动作中止而产生的相当于行程长度的延迟时间的高速可变长解码装置。
为了实现上述的发明目的，对可变长编码数据进行解码的可变长解码装置具有用以存储可变长编码数据并根据数据存储状态信号按事先设定的数据量分别输出被存储的可变长编码数据的存储与输出装置，输出由上述存储与输出装置输出的数据决定的[行程、量级]符号的[行程、量级]表，以先入先出(FIFO)方式存储与输出上述[行程、量级]表输出的[行程、量级]符号并生成表示自己的数据存储状态信号的存贮器，以及将来自上述存贮器的[行程、量级]符号进行行程量级解码的[行程、量级]解码器。
附图简要说明图1表示原来的可变长解码装置的结构图。
图2A-2C为说明图1装置动作的时序图。
图3表示本发明的最佳实施例的高速可变长解码装置的结构图。
图4A-4E为说明图3装置动作的时序图。
下面，参照附图对本发明的最佳实施例进行详细说明。
图3表示本发明的最佳实施例的高速可变长解码装置。图3的装置具有与图1相对应的方框及实现同一功能的方框，该方框具有与图1所示的相应方框同样的参照标号。根据本发明的图3的装置，包含有位于[行程、量级]表16与[行程、量级]解码器38之间的、存储[行程、量级]符号的FIFO存贮器37，根据FIFO存贮器37的数据存储状态控制接口12以及桶式移位器14的动作的顺序控制器33，以及按数据块单位存储[行程、量级]解码器38输出的经行程量级解码的数据的数据块存贮器39。
FIFO存贮器11存储串行或并列的位流形态的可变长编码数据，每次由接口12加上读出信号READ时将存储数据中最先输入的数据输出到接口12。接口12在每次由桶式移位器14加上数据请求信号RQST时向FIFO存贮器11输出读出信号READ。接口12根据由FIFO存储器11输出的可变长编码数据中加入的、表示任意区间开始的开始码，响应数据请求信号RQST，将FIFO存贮器11输出的可变长编码数据调整成可以输出的形态。只要得到接口12调整过的可变长编码数据，桶式移位器14将按编码表15输出的码长移位的窗口内的可变长编码数据输出到编码表15与[行程、量级]表16。[行程、量级]表16把对应于由桶式移位器14输出的可变长编码数据内的码字的[行程、量级]符号输出到FIFO存贮器37。
另一方面，编码表15将由桶式移位器14输出的可变长编码数据内的码字的码长输出到桶式移位器14。该码长是对应于同一可变长编码数据经可变长解码后得到的[行程、量级]符号的码字的长度。桶式移位器14将大小按由编码表15新输出的码长设定的窗口移位，将移位窗口内的可变长编码数据输出到[行程、量级]表16与编码表15。桶式移位器14和[行程、量级]表16与编码表15反复进行该动作。没有进行可变长解码的数据在编码表15决定相应的[行程、量级]符号前重新输出到桶式移位器14。该桶式移位动作是采用桶式移位的可变长解码技术的技术人员熟知的，这里省略了具体的说明。
FIFO存贮器37存储来自[行程、量级]表16的[行程、量级]符号，按输入顺序一个个地提供给[行程、量级]解码器38。FIFO存贮器37在自己的数据存储状态达到充满状态时，便向顺序控制器33输出告知该状态的充满信号/FULL。
顺序控制器33控制接口12与桶式移位器14的动作中止或再启动被中止的动作。这就是说，顺序控制器33通过充满信号/FULL、外部控制输入以及变量解码器(图中未表示出)受解码的其他参数的控制，对接口12与桶式移位器14施加开始信号START至中止信号HOLD。响应充满信号/FULL的顺序控制器33在FIFO存贮器37为充满状态时，产生中止信号HOLD，该中止信号HOLD被送到接口12与桶式移位器14。响应该中止信号HOLD的接口12与桶式移位器14开始动作，使可变长编码数据不从桶式移位器14输出。通过响应充满信号/FULL的顺序控制器33的这一控制，FIFO存贮器37便能将[行程、量级]表16输出的全部[行程、量级]符号存储起来。这样，就不会产生因FIFO存贮器37溢出而丢失[行程、量级]符号的问题。
FIFO存贮器37的数据存储状态如为空的状态时，便向[行程、量级]解码器38输出告知该状态的空信号EMPTY。换言之，FIFO存贮器37在没有输出的数据时产生空信号EMPTY。[行程、量级]解码器38在被加上空信号EMPTY时，也就是说没有从FIFO存贮器37输出的数据时，便不进行行程量级解码动作。但是，在不加空信号EMPTY时，[行程、量级]解码器38通过FIFO存贮器37，对[行程、量级]表16施加的[行程、量级]符号进行行程量级解码，将行程量级解码后的数据输出到数据块存贮器39。通过该FIFO存贮器37及[行程、量级]解码器38的动作，不仅可以防止错误的行程量级解码动作，而且还可以不延迟地对[行程、量级]表16输出的[行程、量级]符号进行行程量级解码。
下面，参照图4A至图4F所示的时序图对[行程、量级]符号的行程量级解码的一个实例进行详细说明。
FIFO存贮器37存储的[行程、量级]符号的实例如图4A所示，为[5、3]、[3、2]、[2、-1]……[3、-2]、[2、1]……。由于[行程、量级]符号[2、-1]的输入，自己的数据存储状态达到充满状态时，FIFO存贮器37便以如图4B所示的低电平状态向顺序控制器33输出告知充满状态的充满信号/FULL。这样，顺序控制器33便向位流接口12与桶式移位器14输出图4C所示的低电平状态的中止信号HOLD，在施加低电平状态的中止信号HOLD时，桶式移位器14便不输出可变长编码数据，不再产生更多的[行程、量级]符号。解码器38对FIFO存贮器37输出的[行程、量级]符号进行行程量级解码。通过行程量级解码，各[行程、量级]符号变更为相当于行程长度的数据“0”与其跟随级别。例如，如图4D所示，符号[5、3]变更为五个数据“0”及其跟随级别值“3”。对[行程、量级]符号的该行程量级解码对于跟随[5、3]的符号[3、2]、[2、-1]……[2、1]进行同样的操作，其结果如图4D所示。
在由FIFO存贮器37施加图4E所示的空信号EMPTY时，也就是说在[行程、量级]解码器38的动作区间经过时刻，FIFO存贮器37不输出[行程、量级]符号，[行程、量级]解码器38也不进行行程量级解码动作。这个例子的图4所示的中止区间根据编码格式在实际的图象数据等追加了附加信息。
在空信号EMPTY变更为高电平状态时，[行程、量级]解码器38对FIFO存贮器37提供的[行程、量级]符号又进行行程量级解码动作。行程量级解码后的数据被提供给数据块存贮器39。
根据相关的图象标准化MPEG，数据块大小有8×8象素，IDCT之类的逆正交变换器以数据块为单位进行反正交变换。这样，本发明的实施例的数据块存贮器39是按至少存储两个数据块的数据设计的。该数据块存贮器39具有在输出一个存储单元存储的一个数据块的数据时，把行程量级解码后的数据存储在另一个存储单元的双重存储单元结构。数据块存贮器39存储的数据被输出到后面的逆量化器(图中未表示出)IQ或逆离散余弦变换器IDCT等。
如上所述，本发明的高速可变长解码装置通过独立地进行[行程、量级]符号的生成动作与[行程、量级]符号的行程量级解码动作，可将可变长编码数据以高信号处理频率进行可变长解码。因此，可适用于高清晰度电视等高速解码系统。不仅如此，由于可以数据块为单位存储行程量级解码后的数据，以较少的数据容量便可实现FIFO存贮，因此可以用ASIC制造该FIFO存贮器。
权利要求
1.一种对可变长编码数据进行解码的可变长解码装置，其特征是具有用以存储可变长编码数据并根据数据存储状态信号按事先设定的数据量分别输出被存储的可变长编码数据的存储与输出装置；输出由上述存储与输出装置输出的数据决定的[行程、量级]符号的[行程、量级]表；以先入先出方式存储与输出上述[行程、量级]表输出的[行程、量级]符号并生成表示自己的数据存储状态信号的存贮器；以及将上述存贮器输出的[行程、量级]符号进行行程量级解码的[行程、量级]解码器。
2.根据权利要求1所述的可变长解码装置，其特征是当数据存储状态信号表示上述存贮器已得到数据时，上述存储与输出装置中止可变长编码数据的输出。
3.根据权利要求1所述的可变长解码装置，其特征是上述存贮器产生表示本身没有存储数据的空信号，上述[行程、量级]解码器响应所述空信号中止行程量级解码操作。
4.根据权利要求1所述的可变长解码装置，其特征是还具有以大小已事先设定的数据块为单位存储与输出上述[行程、量级]解码器输出的行程量级解码数据的存贮装置。
5.根据权利要求4所述的可变长解码装置，其特征是上述存贮装置以数据块为单位交替存储与输出行程量级解码后的数据。
6.根据权利要求4所述的可变长解码装置，其特征是上述数据块为8×8象素的数据块。
7.根据权利要求4所述的可变长解码装置，其特征是上述存储装置至少具有两个分别存储一个数据块的行程量级解码数据的块存贮器，上述数据块存贮器交替存储与输出行程量级解码后的数据。
8.根据权利要求7所述的可变长解码装置，其特征是上述数据块为8×8象素的数据块。
全文摘要
本发明提供一种能独立进行[行程、量级]符号的生成动作和[行程、量级]符号的解码动作，能适用于高清晰度电视等信号处理频率高的系统的高速可变长解码装置。该装置具有用以存储、输出可变长编码数据的存储与输出装置；输出[行程、量级]符号的[行程、量级]表；存储与输出[行程、量级]符号并生成数据存储状态信号的存贮器；及将[行程、量级]符号进行行程量级解码的[行程、量级]解码器。
文档编号H03M7/46GK1154014SQ96121039
公开日1997年7月9日 申请日期1996年10月19日 优先权日1995年10月19日
发明者文宪熙 申请人:三星电子株式会社