专利名称：时钟恢复装置的制作方法
技术领域：
本发明涉及用于数字存储器件的时钟恢复装置。
背景技术：
数字存储器件为了从重放信号中高速提取时钟脉冲，利用在重放信号前同步区域(preamble area)中存储的同步信号。该同步信号对应于电压控制振荡器(此后简称‘VCO’)的振荡频率。该VCO的振荡频率由控制电压控制。为了控制VCO振荡的初始相位，采用模拟零相位重启动装置作为时钟恢复装置，现有技术中模拟零相位重启动装置采用模拟延时元件。例如，在无抖动模式下采用恒定线性速度控制(此后简称为‘CLV控制’)将圆盘状记录介质中记录的数据进行重放，重放信号的频率一般变得恒定。此外，由于模拟延时元件具有依赖于频率的内在分散特性，所以很难将时钟振荡信号的初始相位稳定控制在期望值。
一种情况是采用恒定线性角速度控制(此后简称‘CAV控制’)重放记录在圆盘状记录介质中的数据，例如单个记录介质中重放数据的频率变化很大的情况。在这种情况下进行寻道时，时钟速率在盘片的内磁道和外磁道之间频繁变化。因此，采用模拟零相位重启动装置的时钟恢复装置很难充分利用其功能，因为它对所处理的每一个频率值都需要预先学习。
相应地，在重放信号频率改变时，需要一种在初始相位观测信息的基础上能够稳定调节振荡信号初始相位的时钟恢复装置，从而实现锁相环(此后简称‘PLL’)的相位和频率快速同步引入而无须预先学习过程。
图4为现有技术中用在数字存储器件中的时钟恢复装置20的方框图。头22读取圆盘状记录介质21中记录的数据。由头22读取的重放信号输入到时钟恢复装置20中，并接受初始振荡相位控制。更具体地，头22输出的重放信号进入比较器23和相位比较器27。比较器23将重放信号与参考电压比较从而把重放信号转换成零值或非零值的二进制信号。脉冲发生器电路24产生脉冲信号用于控制它所得到的二进制信号的振荡初始相位。随后延时控制电路25调整时限以延时输出脉冲信号。
另一方面，作为PLL组成元件的相位比较器27检测两个A.C输入信号之间的相位差。其中，相位比较器27检测头22输出的重放信号和VCO 26输出的时钟之间的相位差，这将在后面说明。同样作为PLL组成元件的环路滤波器28对相位比较器27输出的相位差信号积分以限制相位差信号的频带。此处所示环路滤波器28由模拟元件组成，通常采用低通滤波器。作为PLL基本组成元件的VCO 26对应环路滤波器28输出的相位差信号值产生相应频率的振荡时钟。
通常，通过检测进入相位比较器27的重放信号和VCO 26输出的时钟之间的相位差，时钟恢复装置对时钟的频率和相位进行控制，然后在环路滤波器28中将相位差积分后反馈给VCO 26。如图5A所示，头22输出的重放信号就是从前同步区和数据区中读出的信号。重放信号中时钟信号的高速提取仅取决于从前同步区中检测到的初始相位信息的精确度，同时，返回检测的相位信息用于控制时钟。更具体地说，PLL的高速同步引入以下述方式进行。
在重放信号从前同步区中的同步信号变为数据区中的信号以前，比较器23用二进制信号代替上述重放信号。为了使比较器23将输入信号转换为二进制形式，需要给出一个参考电平(电压)与输入信号进行比较。选择一个接近零的值作为时钟恢复装置中比较器23的参考电平。但是，参考电平的数值必须不受DC波动影响。图5A左半边是输入比较器23的重放信号的前同步区波形。进一步，图5B所示为当比较器23在参考电平(图5A中所示阈值‘ref’)的基础上工作时的输出波形(二进制信号)。
如图5B中所示的比较器23的二进制信号进入如图4所示的脉冲发生器电路24。脉冲发生器电路24采用该二进制信号的第一上升沿产生如图5C所示的脉冲A。延时控制电路25将脉冲A恰好延时预定时间‘td’后输出图5D所示的脉冲A’。该脉冲A’作为控制脉冲进入VCO 26用于初始振荡相位控制，同时用于VCO 26振荡初始阶段的相位控制。VCO 26振荡初始阶段相位控制表示VCO 6在脉冲A’持续期间暂停振荡，而在脉冲A’下降后重新启动振荡，如图5E所示。上述控制方式可以在重放信号前同步区高速锁定PLL。
如果只采用CLV重放，从头22向前传送的重放信号的频率几乎不变。在该条件下，上述方法可以看作PLL中高速同步引入的有效方式。然而，在使用圆盘状记录介质1的典型数字存储设备中，在从一个磁道移动(寻道、查找等)到另一个磁道时重放信号的频率变化很大。另外，如上所述，在CAV重放过程中存在时钟速率变化频繁的现象。在此情况下，因为重放信号变化很大，如果采用图4中所示模拟零相位重启动装置作为时钟恢复装置将很难充分利用该装置的功能。
相应地，如果将该模拟零相位重启动装置作为时钟恢复装置用于重放信号变化很大或重放信号变化频繁的系统，存在的问题是除非对于确定的有限频率范围，否则该装置在VCO振荡初始阶段不能提供稳定的相位控制。
发明概述本发明是鉴于现有技术中存在的上述问题而提出的。与模拟零相位重启动装置相比，本发明的目标是实现一种时钟恢复装置，使得即使在重放信号变化很大或重放信号频率变化频繁的系统中，也能够在振荡初始阶段进行精确相位控制，且将PLL的相位和频率稳定高速地同步引入。
为了实现上述目标，本发明是关于利用头进行扫描重放记录在记录介质中的信号的时钟恢复装置。同时产生时钟信号用于从重放信号中包含的同步信号中进行数据解码。该装置特点在于具有a)电压控制振荡器，其振荡频率由控制电压控制，用于同时产生参考相位时钟和另一不同相位的时钟；b)利用上述时钟将头读出的重放信号转换成数字重放信号的模拟-数字转换器；c)用于检测模拟-数字转换器输出的重放信号和电压控制振荡器输出的参考相位时钟信号之间初始相位差的初始相位检测器；d)以使初始相位差最小的方式选择电压控制振荡器时钟相位，并将特定相位的时钟信号作为采样信号提供给模拟-数字转换器的数字移相器；e)用于检测模拟-数字转换器输出的重放信号和数字移相器输出的时钟之间相位差，并输出检测结果作为相位差信号的数字相位比较器；f)用于限制数字相位比较器输出的相位差信号频带的环路滤波器；以及用于将环路滤波器输出转换成模拟形式，并将其作为控制电压供给电压控制振荡器的数字-模拟转换器。
附图简介
图1为本发明实施例的时钟恢复装置结构的方框图；图2A为同一实施例的时钟恢复装置中所用VCO的结构图；图2B为同一实施例的时钟恢复装置中所用VCO中作为其组成元件的延时元件电路图；图3为同一实施例的VCO振荡波形图；图4为现有技术的时钟恢复装置结构方框图；图5A为现有技术的时钟恢复装置的记录介质中读出的重放信号波形图；图5B为重放信号前同步区中的信号经过现有技术中时钟恢复装置的比较器后得到的波形图；图5C为现有技术中时钟恢复装置的脉冲发生器电路输出的波形图；图5D为现有技术中时钟恢复装置的延时控制电路输出的波形图；图5E为在振荡初始阶段采用相位控制时，现有技术中时钟恢复装置的VCO振荡波形图。
优选实施方案描述对本发明实施例的时钟恢复装置根据图1～3进行说明。图1为本发明优选实施例中时钟恢复装置结构方框图。存储数字数据的记录介质1为圆盘状记录介质。如图5A所示形式的信号存储在记录介质的各个扇区中。头2从记录介质1中读出记录在其中的信号。头2读出的重放信号进入模拟-数字转换器3(此后以‘ADC’表示)。ADC 3利用数字移相器5输出的时钟对重放信号进行采样，并将其转换成数字形式。ADC 3输出的数字重放信号进入初始相位检测器4和数字相位比较器7。
头2进入前同步区时，初始相位检测器4检测ADC 3转换输出的数字重放信号的初始相位，并保持其值。以初始相位检测器4检测的初始相位为基础，数字移相器5将电压控制振荡器6(此后以‘VCO’表示)的振荡相位用选择器移位。VCO 6是根据数字-模拟转换器9(此后以‘DAC’表示)输出的模拟相位差信号产生时钟的电路。
图2所示为VCO 6的典型结构。VCO 6为具有图2A所示结构的环形振荡器，其中‘n’(奇数)个延时元件D串接成环形。本实施例中使用7组延时元件D1、D2、D3、D4、D5、D6和D7。延时元件D1、D3、D5和D7的输出端分别用P1、P2、P3和P4表示，并且每个输出端的信号输出到数字移相器5。
图2B为延时元件D的结构图。如图所示，延时元件D包括互补连接的MOS晶体管11和12(CMOS驱动器)、为晶体管11的漏极提供电流的电压控制恒流电源13、以及与COMS驱动器的输出端及地线连接的电容器14。电压控制恒流电源13根据图1中所示DAC 9输出的相位差信号为晶体管11和12提供漏电流。延时元件D中信号的延时时间‘τ’由电容器14的充电时间控制。因此，VCO 6的振荡频率由延时元件D的级数‘n’和DAC 9的输出电压决定。如上所述的结构中，如果DAC 9的输出电压恒定，那么通过选择输出端P1-P4之间的任一输出可以得到具有所需相位的时钟。
图1中数字相位比较器7检测数字重放信号参考点和数字移相器5输出的时钟之间的相位差，从而产生数字相位差信号。用于限制数字相位差信号频带的环路滤波器8包括加法器、乘法器和选择器等。数字-模拟转换器(‘DAC’)9将环路滤波器8输出的数字相位差信号转换成模拟相位差信号。通过使用模拟控制的VCO 6，PLL以数字形式组成。
数字移相器5输出的时钟不仅提供给ADC 3，也提供给初始相位检测器4、数字相位比较器7、环路滤波器8和DAC 9，尽管这在图中没有画出。
当从重放信号中高速提取时钟时，时钟恢复装置以下文所述方式工作。当向头2发出对记录介质1的寻道、查找等命令时，初始相位检测器4、数字移相器5和数字相位比较器7分别停止工作，否则PLL将完全解锁。在此情况下，VCO 6的振荡频率自动从初始值变化到预定值，当振荡频率接近重放信号中时钟的频率时，初始相位检测器4、数字移相器5和数字相位比较器7分别开始启动。
在此状态下当头2进入前同步区时，不仅需要精确检测初始相位差信息而且要保持它，还要迅速反馈给使用初始相位差信息进行振荡的VCO 6。为实现该功能，当初始相位检测器4检测的初始相位差信息传送给数字移相器5后进行如下处理。
在以如图2A所示环形振荡器构成的VCO中，从输出端P4输出具有初始参考相位的振荡输出(时钟)。在此情况下，当振荡周期为‘ T’时，从输出端P1、P2和P3分别得到相对于参考相位(m等于1或2)以(m/n)T递增的不同相位的振荡输出。以上述方法从输出端P1-P4得到的振荡输出波形如图3所示。根据由初始相位检测器4检测和保持的初始相位差信息，数字移相器5从VCO 6输出的多个不同相位的时钟中选择初始相位差最接近零的时钟。上述操作可以立刻使用能够最好反映初始相位差检测结果的时钟。
然后，数字相位比较器7检测数字重放信号参考点和数字移相器5输出的时钟之间的相位差，并产生数字相位差信号。数字比较器通过环路滤波器8和DAC 9以始终与重放时钟频率相对应的方式将相位差信号提供给VCO 6以控制VCO 6的振荡频率。
此外，如果以环形振荡器形式构成的VCO 6的组成元件数目(如延时元件的级数)增加，那么在从重放信号中抽取时钟的过程中可以更加精确地对相位和频率同步引入。
工业实用性依照本发明，即使在重放信号频率变化很大或重放信号频率变化频繁的系统中，也可以根据从重放信号前同步区得到的初始相位差信息精确、快速地设置时钟相位。因此能够对PLL的相位和频率的高速同步引入，且对重放信号频率变化几乎不产生影响。
权利要求
1.一种时钟恢复装置，用头扫描记录介质以重放其中记录的信号，并从重放数据中包含的同步信号中产生用于数据解码的时钟，该时钟恢复装置包括a)电压控制振荡器，其振荡频率由控制电压控制，用于同时产生参考相位时钟和另一与其相位不同的时钟；b)采用上述时钟将所述头读出的重放信号转换成数字重放信号的模拟-数字转换器；c)检测所述模拟-数字转换器输出的重放信号和所述电压控制振荡器输出的参考相位时钟之间的初始相位差的初始相位检测器；d)以使初始相位差最小的方式选择所述电压控制振荡器的时钟相位，然后将特定相位的时钟送给所述模拟-数字转换器作为采样信号的数字移相器；e)检测所述模拟-数字转换器输出的重放信号和所述数字移相器输出的时钟之间相位差，并输出检测结果作为相位差信号的数字相位比较器；f)用于限制所述数字相位比较器输出的相位差信号频带的环路滤波器；以及g)将所述环路滤波器输出转换成模拟形式，然后提供给所述电压控制振荡器作为控制电压的数字-模拟转换器。
2.如权利要求1中所述的时钟恢复装置，其中所述电压控制振荡器包含环形振荡器，它具有n个(n是奇数)串接成环形的延时元件，且所述数字-模拟转换器以延时元件的第一、第二、......第n个输出端中的每一个分别输出不同相位的时钟的方式，根据电压输出对延时元件的信号延时时间进行控制。
全文摘要
用头(2)重放记录在记录介质(1)中的数据,然后ADC(3)将其转换成数字重放信号。初始相位检测器(4)检测初始相位并保持。VCO(6)以环形振荡器的形式组成,其振荡频率由相位差信号控制并且相位可选择。根据初始相位差信息来移位VCO(6)的重启动振荡相位。另外,当头(2)的扫描速度改变时,数字相位比较器(7)将重放信号的相位与VCO(6)的时钟相位进行比较,然后根据相位差控制VCO(6)的控制电压。
文档编号H03L7/099GK1277720SQ99801575
公开日2000年12月20日 申请日期1999年9月8日 优先权日1998年9月11日
发明者佐藤慎一郎, 丸川昭二 申请人:松下电器产业株式会社