比较器和使用比较器的模数转换器的制造方法
【专利说明】比较器和使用比较器的模数转换器
[0001]相关申请的交叉引用
[0002]本申请要求2013年11月4日提交的申请号为10-2013-0132854的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
[0003]本发明的示例性实施例涉及图像传感器电路，并且更具体地涉及能够进行电流补偿和降噪的比较器以及使用所述比较器的模数转换器。
【背景技术】
[0004]当前，随着对图像传感器的高帧速率需求的增长，图像传感器的读出方案已从串行模数转换(ADC)改变至列并行ADC以反映这些诉求。
[0005]单斜率ADC(SS-ADC)适应于列并行ADC方案。在列并行ADC结构中，由于ADC被布置至每个列，所以随着图像尺寸的增大，更多的ADC是必要的。
[0006]由于这个原因，前述传统技术具有在一个列中产生的电源噪声(诸如电流噪声)以与列的总数量相对应的量(例如，在5M的CMOS图像传感器中约2500列)被反映在图像中的问题。被反映在图像中的电源噪声导致水平噪声(HN)。此外，传统技术具有布置在每个列的ADC的每个比较器中产生输出噪声的问题。输出噪声是经由寄生电容器从比较器的输出端子踢回的电压噪声。
【发明内容】
[0007]本发明的各种示例性实施例涉及用于补偿电流且去除噪声的比较器以及使用所述比较器的模数转换器。
[0008]根据本发明的一个示例性实施例，比较器可以包括:第一放大单元，适于差动放大像素信号和斜坡信号；第二放大单元，适于放大从第一放大单元输出的信号并且输出比较结果；电流控制单元，适于响应于比较结果而控制电流流动；以及电流补偿与噪声去除单元，适于在电流控制单元的控制下补偿电流且去除噪声。
[0009]根据本发明的示例性实施例，模数转换器可以包括:比较单元，适于接收像素信号和斜坡信号、比较像素信号与斜坡信号、输出比较结果、以及响应于比较结果而控制电流流动以补偿电流且去除噪声；以及计数单元，适于对比较结果计数。
[0010]根据本发明的示例性实施例，比较器可以包括:第一放大单元，适于比较像素信号和斜坡信号；第二放大单元，适于放大第一放大单元的输出且将比较结果输出至比较器的输出端子；以及复制单元，适于响应于比较结果而产生第一内电流流动，其中第二放大单元和复制单元共同耦接至比较器的输出端子，其中第二放大单元在被激活期间产生第二内电流流动，并且其中复制单元使第一内电流流动的量相反于第二内电流流动的量而变化。
[0011]根据本发明的示例性实施例，可以使用复制电路来补偿电流以及去除噪声。
[0012]根据本发明的示例性实施例，可以通过去除诸如在单斜率ADC (SS-ADC)的比较器中产生的电流噪声的电源噪声来降低水平噪声(HN)以及去除诸如经由寄生电容器从比较器的输出端子踢回的电压噪声的输出噪声。
[0013]根据本发明的示例性实施例，经由电流补偿来改善在单斜率ADC中产生的电流分布，使得可以实现具有简单结构的比较器。此外，与具有两个静态放大器的ADC相比，电流假定量(current assumpt1n)被降低。另外，可以实现低噪声操作使得操作范围的限制减小。
【附图说明】
[0014]图1是说明CMOS图像传感器的单斜率模数转换器的框图；
[0015]图2是图1中所示的比较器的电路图；
[0016]图3是说明比较器的操作的时序图；
[0017]图4是根据本发明的示例性实施例的比较器的电路图；
[0018]图5是说明图4中所示的比较器的操作的时序图；
[0019]图6是比较器的电路图；
[0020]图7是根据本发明的示例性实施例的比较器的电路图。
【具体实施方式】
[0021]以下将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以以不同形式实施，并且不应当被解释为局限于本文所列的实施例。更确切地，提供这些实施例，使得本公开将充分和全面，并且向本领域的技术人员全面地传达本发明的范围。在本公开中，附图标记与本发明的各种附图和实施例中的相同标记的部件直接对应。此外，“连接/耦接”不仅指一个部件与另一个部件直接耦接，而且还有一个部件经由中间部件与另一个部件间接耦接的意思。此外，只要未在句子特意提及，单数形式可以包括复数形式。
[0022]在本说明书中，单斜率ADC (模数转换器)被作为一个实例。然而，应当注意的是，本发明不局限于单斜率ADC，因为本发明可被应用于多斜率ADC以及单斜率ADC。
[0023]图1是说明CMOS (互补金属-氧化物-硅)图像传感器的单斜率ADC的框图。
[0024]单斜率ADC (SS-ADC)具有列并行结构。
[0025]参见图1，CM0S图像传感器的单斜率ADC包括:像素阵列10，用于输出与入射光相对应的像素信号PX_SIG ;比较单元20 ;计数单元30，用于对来自比较单元20的输出信号进行计数；存储单元40，用于储存来自计数单元30的计数信息；列控制单元50，用于控制计数单元30和存储单元40的操作；以及感测放大单元60。
[0026]比较单元20响应于从外部CIS控制器(未示出)接收的比较器控制信号C0MP_CTRL而将从像素阵列10输出的像素信号PX_SIG的值与从例如斜坡信号发生器或电流ADC(IDAC)的外部电压发生单元(未示出)施加的斜坡信号VRAMP的值比较，并且将比较结果输出至计数单元30。感测放大单元60放大与储存在存储单元40中并且从存储单元40输出的数据相对应的信号，并且输出像素数据P_DATA。
[0027]比较单元20包括多个比较器21至23，计数单元30包括多个向上/向下计数器31至33，以及存储单元40包括多个存储器41至43。存储器可以代替向上/向下计数器31至33中的每个。
[0028]接下来，将参照第一比较器21、第一向上/向下计数器31和第一存储器41作为一个实例来描述模数转换操作。
[0029]在正常模式中，第一比较器21响应于从外部接收的比较器控制信号C0MP_CTRL而将从像素阵列10的第一列像素输出的第一像素信号PX_SIG与从外部电压发生单元施加的斜坡信号VRAMP比较。
[0030]斜坡信号VRAMP的电压电平随着时间推移而降低，因而存在第一像素信号PX_SIG的值和斜坡信号VRAMP的值彼此一致的时间点，并且在它们一致的时间点从第一比较器21输出的值被取反。
[0031]向上/向下计数器31对从斜坡信号VRAMP开始降低时起至比较器21的输出被取反时的时间进行计数。
[0032]存储器41储存并且输出向上/向下计数器31产生的计数信息。
[0033]如上所述，在列并行模数转换结构中，ADC被提供至每一列，从每个像素输出的像素信号PX_SIG的值经由与斜坡信号VRAM的比较被评估(evaluated),并且对于每个列的每一像素的评估结果或计数信息被输出。
[0034]图2是图1中所示的SS-ADC的第一比较器21的电路图。图3是说明第一比较器21的操作的时序图。
[0035]图2和图3示出了比较实例。图3说明第一比较器21的输出端子的电压变化303和电流变化302以及由于电压变化303和电流变化302引起的所有列的列电压301或电源的IR压降。
[0036]参见图2，第一比较器21是包括第一放大级11和第二放大级12的两级比较器。
[0037]第一放大级11将斜坡信号VRAMP与像素信号PX_SIG比较、以及将与比较结果相对应的比较电压CMV放大并输出至第二放大级12。第二放大级12放大来自第一放大级11的比较电压CMV并且最终将放大的电压CMV作为比较结果输出。S卩，当第一放大级11将比较电压CMV(对应于通过放大斜坡信号VRAMP与像素信号PX_SIG之差获得的电压)输出至第二放大级12时，第二放大级12放大来自第一放大级11的比较电压CMV，并且最终将放大的电压CMV作为比较电压输出。
[0038]第一放大级11包括目标电压输入部、电流镜部、第一偏置部以及自动调零部。目标电压输入部基于斜坡信号VRAMP和像素信号PX_SIG产生流经第一路径的第一电流和流经第二路径的第二电流，以及电流镜部对第一路径和第二路径执行电流镜操作，并且将