连续搜索处理。因此，频繁地执行LUT函数调用。频繁的LUT函数调用增加了运算 复杂度和功耗的量。
[0092] 图5示出高阶伴随式计算器500的示例。
[0093] 参照图5,高阶伴随式计算器500包括串并转换器510、X0R运算器530、零插值器 (插入器）550和线性反馈移位寄存器570。
[0094] 串并转换器510将从发送器接收的串行比特序列转换成并行多流 (multi-stream)。
[0095] 响应于n/j的值是整数，串并转换器510通过将接收的串行比特序列延迟预定比 特数的整数倍，来将接收的串行比特序列转换成L比特多流，其中，所述预定比特数满足"D =n/j"。L表示满足L>2的自然数，D表示预定比特数，n表示分组码的块尺寸，j表示将 被计算的伴随式阶数，n/j表示整数。
[0096]X0R运算器530对转换的多流的比特值执行X0R运算。例如，当第一多流 是[罕押2333435]并且第二多流是比。bibsbsbAbs]时，X0R运算器530对比特值执行如 [a0?b0ai?bA?bgas?bsa*?b4a5?bs]表示的X0R运算。在此示例中，?表示X0R运 算，例如，模-2运算。
[0097] 零插值器（插入器）550(下文中，称为零插值器550)在执行了X0R运算的比特之 间插入零值。零插值器550在执行了X0R运算的多流的比特之间周期性地插入N(其中，N =kl)个零值。
[009引当串并转换器510计算的预定比特数D(也就是，n/j的值）不是整数时，零插值 器550在执行了X0R运算的多流的比特之间周期性地插入N(其中，N=j-1)个零值。
[0099] 线性反馈移位寄存器570基于通过将从插入了零值的多流产生的多项式除W本 原多项式而获得的余数的系数，来计算高阶伴随式值。
[0100] 图6示出高阶伴随式计算器600的详细示例。
[010。 参照图6,高阶伴随式计算器600包括串并转换器610、X0R运算器630、零插值器 (插入器）650和线性反馈移位寄存器670。
[0102] 从发送器接收的串行比特序列通过串并转换器610。串并转换器610包括（L-1) 个延迟元件611。延迟元件可W是与触发器或单位延迟元件对应的寄存器。
[0103]串并转换器610在不延迟所输入的比特序列的情况下输出所输入的比特序列来 作为多流的第一比特，并且在将所输入的比特序列延迟a-1)XD比特之后输出比特序列 来作为多流的第L比特。
[0104] 在串并转换器610将串行比特序列转换成L比特多流的示例中，串并转换器610 包括L个并行路径，针对L个并行路径将接收的串行比特序列延迟与预定比特数的整数倍 对应的时间量，并输出延迟的串行比特序列。
[0105] 在第一路径中，接收的比特序列在没有被延迟的情况下被输出。在第二路径中，比 特序列相比于第一路径被延迟D比特并被输出。在第H路径中，比特序列相比于第一路径 被延迟2D比特并被输出。W相同的方式，在第L路径中，比特序列相比于第一路径被延迟 a-1)XD比特并被输出。
[0106]X0R运算器630对多流的比特值执行X0R运算。
[0107] 零插值器（插入器）650(下文中，称为零插值器650)在执行了X0R运算的多流的 比特之间周期性地插入N(其中，N=kl)个零值。下文中，将描述设置L、D和N的方法。 [010引当分组码的块尺寸是n并且将被计算的伴随式阶数是j时（也就是，当Sj.将被计 算时），高阶伴随式计算器600可使用值L=j，D=n/j和N=kl。
[0109] 当n/j的值不是整数时，高阶伴随式计算器600可将L、D和N的值设置为L= 1、 D= 0和N=j-1。在此示例中，高阶伴随式计算器600在不使用串并转换器610进行转换 处理的情况下，如使用零插值器650对接收的比特序列执行零插值。
[0110] 插入了零值的多流被用作线性反馈移位寄存器670的输入。
[01U] 触发器（FF)673中的每一个可被与单位延迟元件对应的寄存器所替代。
[011引线性反馈移位寄存器670包括满足"n= 2m-l"的"m"个FF673。在线性反馈移 位寄存器670中，fi可具有值"0"或"1"。
[011引在线性反馈移位寄存器670中，如果fi具有值"0"，则不存在连接到X0R运算器 671的线。如果fi具有值"1"，则存在连接到X0R运算器671的线。
[0114]fi表示具有m次的本原多项式f(x)的系数，并且满足
[0115] 当在线性反馈移位寄存器670的输入值全部被输入之后最后存储的第IFF值是 Ifsr(1)时，可使用包括系数Ifsr(1)的
来计算高阶伴随式值。
[0116] 线性反馈移位寄存器670被构造为输出与通过将输入多项式除W本原多项式 f(x)所获得的余数对应的结果。
[0117] 在线性反馈移位寄存器670接收到所有输入序列的时间点在每个FF673中存储 的值对应于当将输入多项式除Wf(x)时获得的余数多项式的系数。
[0118] 为了进一步描述高阶伴随式计算器600的操作，将描述计算伴随式S3的示例。
[0119] 例如，当m=6且n= 2"-1 = 63时，计算S3的整体操作可由下面的等式2表示。
[0120] [等式2]
a 60
[0124] = Q(a )f (a )+R(a ) = Q ( a ) (1+a + a ?)+R ( a ) =R(a)
[01幼在等式2中，r(X) =r。甘iX甘2X2+. . . +1~。_片-嗦示接收的多项式，Q(x)和R(x)分 别表示当将接收的多项式除W作为本原多项式的f(x)时获得的商和余数。
[0126] 在伽罗瓦域中，针对本原元素a满足f(a) =0,因此获得等式2的最终结果。
[0127] 为了易于描述，可利用图7中示出的高阶伴随式计算器直观地表示当"n= 63"时 计算S3=r(a3) =r。甘ia3xi甘2口3><2+...甘62口3><62的方法。
[0128] 图7示出为了计算m=6且n= 63时的S3在高阶伴随式计算器的每个部分执行 的处理的示例。
[0129] 参照图7,可W看出H个值被组合在一起并从而被表示为单个项，例如，ria3+r22 u3X22+r43a3X43 二(ri@r22?r43) 〇3〇 的^示^可的！因为 生1=1，并且 如果m=6,则在伽罗瓦域中满足a3X22二a63+3二a3并且满足a3X43二a2X63+3二a3。
[0130] 在伽罗瓦域中，通过使用属性a2"-1 =1，从S3的第一等式将H个值组合成单个项来 获得S3的第二等式701。
[0131] 由串并转换器710执行如下处理：将由S3的第一等式表示的输入串行比特序列延 迟预定比特数的整数倍，并按并行路径输出延迟的比特序列。
[0132] 由X0R运算器730执行对S3的第二等式701中的多流的比特值的X0R运算。
[013引在时间上最初接收的比特是rc2并且时间上最后接收的比特是r。的示例中，串并 转换器710处理比特，使得比特流在第一路径中按照与2、与1、与(|、…、T44、r43、r42的顺序被 依次接收，相比于第一路径被延迟21个样本的比特流（即，r4i、r4(i、r3。、…、r23、r22、r2i)在 第二路径中被接收，并且相比于第一路径被延迟42 ( = 21X2)个样本的比特流（即，r^、 ri9、ri8、…、r2、ri、r(i)在第H路径中被接收。
[0134] 每当新的比特被输入时，X0R运算器730对并行输入的流的比特值执行X0R运算， 并输出X0R运算的结果。
[013引在X0R运算器730获得的结果中，乘数值ai的幕增加"3"，因此，如等式703所示， 零插值器750在第二等式701的值之间插入项a1。在此示例中，插入的项ai的系数被设 置为"0"。零插值器750由于W下原因而插入均具有零系数的项。
[0136] 如已经获知的，可由线性反馈移位寄存器770容易地执行在伽罗瓦域中计算与当 将预定多项式a(x)除W另一多项式b(x)时获得的余数对应的多项式c(x)的信号处理。
[0137] 在此示例中，序列（例如，作为线性反馈移位寄存器770的输入而应用的多流）是 包括多项式a(X)的系数xi的序列。
[013引当根据与乘数对应的i的变化在不省略任何系数的情况下与系数xi对应的序列 被输入时，线性反馈移位寄存器770可基于最终存储在FF中的值来计算余数多项式R(a)。 在此示例中，零插值器750如第二等式703表示插入系数为零的ai项，W在不省略任何系 数的情况下输入与系数xi对应的