件组件W执行操作A、操作B和操作C的处理装置可具有各种配置，诸如被构造为实现软件 组件W执行操作A、B和C的处理器；被构造为实现软件组件W执行操作A的第一处理器W 及被构造为实现软件组件W执行操作B和C的第二处理器；被构造为实现软件组件W执行 操作A和B的第一处理器W及被构造为实现软件组件W执行操作C的第二处理器；被构造 为实现软件组件W执行操作A的第一处理器，被构造为实现软件组件W执行操作B的第二 处理器W及被构造为实现软件组件W执行操作C的第H处理器；被构造为实现软件组件W 执行操作A、B和C的第一处理器W及被构造为实现软件组件W执行操作A、B和C的第二 处理器，或者均实现操作A、B和C中的一个或多个操作的一个或多个处理器的任何其他配 置。虽然该些示例参考了H个操作A、B和C，但是可实现的操作的数量不限于H，而可W是 实现期望结果或执行期望任务所需的任意数量的操作。
[0178] 用于控制处理装置实现软件组件的软件或指令可包括用于独立地或共同地指示 或配置处理装置执行一个或多个期望操作的计算机程序、代码段、指令或其某个组合。软件 或指令可包括诸如由编译器产生的机器代码的可由处理装置直接执行的机器代码和/或 可由处理装置使用解释器执行的高级代码。软件或指令W及任何关联的数据、数据文件和 数据结构可被永久地或暂时地实施在任何类型的机器、组件、物理或虚拟设备、计算机存储 介质或装置或者能够向处理装置提供指令或数据或由处理装置解译的传播信号波中。软件 或指令W及任何关联的数据、数据文件和数据结构还可分布于联网的计算机系统中，从而 软件或指令W及任何关联的数据、数据文件和数据结构W分布式方式被存储和执行。
[0179] 例如，软件或指令W及任何关联的数据、数据文件和数据结构可被记录、存储或固 定在一个或多个非暂时性计算机可读存储介质中。非暂时性计算机可读存储介质可W是能 够存储软件或指令W及任何关联的数据、数据文件和数据结构使得它们可由计算机系统或 处理装置读取的任何数据存储装置。非暂时性计算机可读存储介质的示例包括只读存储器 (ROM)、随机存取存储器（RAM)、闪存、CD-ROM、CD-R、CD+R、CD-RW、CD+RW、DVD-ROM、DVD-R、DVD+R、DVD-RW、DVD+RW、DVD-RAM、抓-ROM、BD-R、抓-RLTH、抓-RE、磁带、软盘、磁光数据存 储装置、光学数据存储装置、硬盘、固态盘或对本领域的普通技术人员公知的任何其他非暂 时性计算机可读存储介质。
[0180] 用于实现该里公开的示例的功能程序、代码和代码段可由示例所属领域的编程技 术人员基于该里提供的附图和它们的相应描述容易地解释。
[0181] 仅作为非穷尽说明，该里描述的发送器或接收器可表示移动装置（诸如蜂窝电 话、个人数字助理（PDA)、数码相机、便携式游戏机、MP3播放器、便携式/个人多媒体播放器 (PMP)、手持电子书、便携式膝上型PC、全球定位系统（GP巧导航装置、平板或传感器）或静 态装置（诸如桌上型PC、高清晰度电视（皿TV)、光盘播放器、机顶盒或家用电器）或对本领 域的普通技术人员公知的能够进行无线通信或与该里公开的通信一致的网络通信的任何 其他装置。
[0182] 尽管本公开包括具体示例，但是本领域的普通技术人员将清楚的是，在不脱离权 利要求及其等同物的精神和范围的情况下，可对该些示例中进行形式和细节上的各种改 变。该里描述的示例将仅被视为描述性意义，而不是为了限制的目的。对每个示例中的特 征或方面的描述将被视为可应用于其他示例中的类似特征或方面。如果描述的技术按不同 顺序执行，和/或如果描述的系统、架构、装置或电路中的组件按不同方式组合和/或被其 他组件或其等同物替代或补充，则可实现合适的结果。因此，本公开的范围不是由具体实施 方式限定，而是由权利要求及其等同物限定，并且在权利要求及其等同物的范围内的所有 变化应被解释为包括在本公开中。
【主权项】
1. 一种用于分组码的高阶伴随式计算器，包括： 串并转换器，被构造为将从发送器接收的串行比特序列转换成并行多流； 异或XOR运算器，被构造为对所述多流的比特值执行XOR运算； 零插值器，被构造为在执行了XOR运算的比特之间插入零值； 线性反馈移位寄存器，被构造为基于通过将从插入了零值的所述多流产生的多项式除 以本原多项式所获得的余数的系数，来计算高阶伴随式值。2. 如权利要求1所述的高阶伴随式计算器，其中，串并转换器还被构造为响应于n/j的 值是整数，通过将接收的串行比特序列延迟预定比特数的整数倍，来将接收的串行比特序 列转换成L比特多流，其中，L表示满足L> 2的自然数，D表示所述预定比特数且D=n/ j，n表示分组码的块尺寸，j表示将被计算的伴随式阶数，n/j表示整数。3. 如权利要求2所述的高阶伴随式计算器，其中，串并转换器包括（L-I)个延迟元件， 并且还被构造为在不延迟比特序列的情况下输出比特序列作为所述多流的第一比特，并在 将比特序列延迟（i-1)XD比特之后输出比特序列作为所述多流的第i比特，其中，i是满 足2 <i<L的整数。4. 如权利要求2所述的高阶伴随式计算器，其中，串并转换器还被构造为响应于n/j的 值不是整数，在不延迟接收的串行比特序列的情况下将接收的串行比特序列输出到零插值 器。5. 如权利要求4所述的高阶伴随式计算器，其中，零插值器还被构造为响应于n/j的 值不是整数，在执行了XOR运算的所述多流的比特之间周期性地插入N个零值，其中，N= j_l。6. 如权利要求2所述的高阶伴随式计算器，其中，零插值器还被构造为在执行了XOR运 算的所述多流的比特之间周期性地插入N个零值，其中，N=L-I。7. -种用于分组码的高阶伴随式计算器，包括： 串并转换器，被构造为将从发送器接收的串行比特序列转换成基于符号单位构造的并 行多流，其中，符号单位包括多个比特； 异或XOR运算器，被构造为基于符号单位对所述多流的比特值执行XOR运算； 零插值器，被构造为在执行了XOR运算的所述多流的比特之间插入零值； 线性反馈移位寄存器，被构造为基于通过将从插入了零值的所述多流产生的多项式除 以本原多项式所获得的余数的系数，来计算高阶伴随式值。8. 如权利要求7所述的高阶伴随式计算器，其中，串并转换器还被构造为响应于n/j的 值是整数，通过将接收的串行比特序列延迟预定比特数的整数倍来将接收的串行比特序列 转换成（符号单位XL)-比特多流，其中，L表示满足L> 2的自然数，D表示所述预定比特 数且D=n/j，n表示分组码的块尺寸，j表示将被计算的伴随式阶数，n/j表示整数，（符号 单位XL)-比特表示L个符号单位中的比特数。9. 如权利要求8所述的高阶伴随式计算器，其中，串并转换器还被构造为响应于n/j的 值不是整数，在不延迟接收的串行比特序列的情况下将接收的串行比特序列输出到零插值 器。10. 如权利要求9所述的高阶伴随式计算器，其中，零插值器还被构造为响应于n/j的 值不是整数，在执行了XOR运算的所述多流的比特之间周期性地插入N个符号单位的零值， 其中，N=j-1。11. 如权利要求8所述的高阶伴随式计算器，其中，零插值器还被构造为在执行了XOR 运算的所述多流的比特之间周期性地插入N个符号单位的零值，其中，N=L-1。12. -种计算高阶伴随式的方法，所述方法包括： 将从发送器接收的串行比特序列转换成并行多流； 对所述多流的比特值执行异或XOR运算； 在执行了XOR运算的比特之间插入零值； 基于通过将从插入了零值的所述多流产生的多项式除以本原多项式所获得的余数的 系数，来计算高阶伴随式值。13. -种计算高阶伴随式的方法，所述方法包括： 将从发送器接收的串行比特序列转换成基于符号单位构造的并行多流，其中，符号单 位包括多个比特； 基于符号单位对所述多流的比特值执行异或XOR运算； 在执行了XOR运算的所述多流的比特之间插入零值； 基于通过将从插入了零值的所述多流产生的多项式除以本原多项式所获得的余数的 系数，来计算高阶伴随式值。
【专利摘要】提供一种用于分组码的高阶伴随式计算器和计算高阶伴随式的方法。所述高阶伴随式计算器包括：串并转换器，被构造为将从发送器接收的串行比特序列转换成并行多流；异或(XOR)运算器，被构造为对所述多流的比特值执行XOR运算；零插值器，被构造为在执行了XOR运算的比特之间插入零值；线性反馈移位寄存器，被构造为基于通过将从插入了零值的所述多流产生的多项式除以本原多项式所获得的余数的系数，来计算高阶伴随式值。
【IPC分类】H03M13/15, H03M13/05
【公开号】CN104917535
【申请号】CN201410840383
【发明人】朴昌淳, 黄孝善, 洪永骏
【申请人】三星电子株式会社
【公开日】2015年9月16日
【申请日】2014年12月30日
【公告号】US20150263764