比特的信令序列f=[f。，fi，… ，，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列f进行LDPC编码，得到n=672 比特的编码数据分组h时，有两种处理方式：
[0135]第一种：
[0136] 先将信令序列f重复1次，并扩展扩展成84比特的数据分组，对所述数据分组填 充252个比特的元素，得到336比特的第二数据分组d=[d。，中，…，cU]，d赋值如下：
[0137]
[0138] 之后，对第二数据分组d进行LDPC编码，得到校验数据分组b=比。，bi，…，b335]， 并将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分组 g=[f，b] = [g0, g"…，径3巧];
[0139] 最后，将母码数据分组g构造成672比特的编码数据分组h，所述h为：
[0140]
[0141]第二种：
[0142] 先将信令序列f填充2个比特的元素扩展成42比特的第一数据分组，并将第一数 据分组重复1次；
[0143] 之后，对重复后的数据分组填充252个比特的元素，扩展得到336比特的第二数据 分组d=[d。，d。…，d335]，d赋值如下：
[0144]
[01 4引再对第二数据分组d进行LDPC编码，得到校验数据分组b=比。，bi，…，b335]， 并将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分组 g=[f，b] = [g0, g"…，径3巧];
[0146] 最后，将母码数据分组g构造成672比特的编码数据分组h，所述h为：
[0147]
[014引本发明实施例提供了一种支持低码率编码的方法及装置，对待编码的源数据分组 重复i次，并对重复i次后的数据分组进行编码；如此，能够实现低码率的编码，通过将待编 码的源数据分组重复若干次W后再进行编码，可W充分利用编码增益，提高编译码系统在 较低码率下的编译码性能。
【附图说明】
[0149] 图1为本发明实施例一提供的支持低码率编码的装置结构示意图；
[0150] 图2为本发明实施例二提供的支持低码率编码的装置结构示意图；
[0151] 图3为本发明实施例H提供的支持低码率编码的方法流程示意图。
【具体实施方式】
[0152] 本发明的基本思想是；对待编码的源数据分组重复i次，并对重复i次后的数据分 组进行编码，从而，实现低码率的编码，能够充分利用编码增益。
[0153] 下面通过附图及具体实施例对本发明做进一步的详细说明。
[0154] 实施例一：
[0155] 本发明实施例实现一种支持低码率编码的装置，如图1所示，该装置至少包括；重 复器102、编码器104,其中，
[0156] 所述重复器102,用于对待编码k比特的源数据分组X重复i次，其中，i是正整 数；
[0157] 所述编码器104,用于对经过重复器102后的数据分组进行编码，所述编码为LDPC 编码、Turbo编码或卷积编码；
[0158] 所述重复器102,具体用于对待编码的源数据分组X直接重复i次；或者，源数据 分组X包括j个子数据分组，对该j个子数据分组分别重复i次，所述j是正整数，i的取 值一般可W为1或2或3或4或5或6;
[0159] 具体的，所述编码器104为（nbXz，化Xz)LDPC编码器，编码得到母码数据分组 c'，其中，nb是基础奇偶校验矩阵的列数，z是扩展因子，其中z是正整数，nb是正整数，化 是正整数，化=nb-mb，mb是基础奇偶校验矩阵的行数，mb是正整数；所述编码器104在编码 前，读取基础奇偶校验矩阵，之后，将基础奇偶校验矩阵中的r个非-1元素值置成-1，其中， r是大于等于0、且小于rO的整数，rO是原基础奇偶校验矩阵中非-1元素个数。
[0160] 该装置还可W包括速率匹配器106,用于对母码数据分组C'进行速率匹配得到N 比特的编码数据分组，其中N为码长。
[0161] 下面通过两个具体实例来说明本实施例支持低码率LDPC码编码的装置的工作过 程。
[0162]实例一
[0163] 设基础奇偶校验矩阵化sxie如下：
[0164]
[0165]所示的基础奇偶校验矩阵化sxie对应的码率为1/2,扩展因子z=42,矩阵行数为8 行，矩阵列数为16列，左边所示的数字是行索引，最上边的数字是列索引，字母"A"表示系 统位部分矩阵，字母"B"表示校验位部分矩阵。编码器104为（16X42,8X42)LDPC编码 器，待编码的源数据分组为k=80比特的信令序列a=[a。，a。32,…，aj，当利用1/2码率LDPC 码基础奇偶校验矩阵对信令序列a进行LDPC编码，得到n=672比特的编码数据分组e时， 所述重复器102先将信令序列a重复1次，并扩展得到336比特的数据分组d=[d。，di，…， d335]，d值如下：
[0166]
[0167]所述编码器104对数据分组d进行LDPC编码，得到校验数据分组b=比。，bi，… ，bsJ，并将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分 组s= [a,b] = [s0,S。…，s"5];
[016引所述速率匹配器106将母码数据分组s构造成672比特的编码数据分组e，所述e为：
[0169]
[0170]实例二
[0171] 设基础奇偶校验矩阵化gxie如下：
[0172]
[0173] 所示的基础奇偶校验矩阵化8X16对应的码率为1/2,扩展因子z=42,矩阵行数为8 行，矩阵列数为16列，左边所示的数字是行索引，最上边的数字是列索引，字母"A"表示系 统位部分矩阵，字母"B"表示校验位部分矩阵。所述编码器104为（16X42,8X42)LDPC编 码器，基础奇偶校验矩阵为8X16矩阵，扩展因子z=42,待编码的源数据分组为k=40比特 的信令序列f=[f。，fi，…，，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列f进 行LDPC编码，得到n=672比特的编码数据分组h时，所述重复器102先将信令序列f通过 重复器102重复1次，并扩展得到336比特的数据分组d=[d。，山…，cU]，d值如下：
[0174]
[01巧]所述编码器104对数据分组d进行LDPC编码，得到校验数据分组b=比。，bi，… ，bsJ，并将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分 组g=比b] = [g0，gi,…，g375];
[0176] 所述速率匹配器106将母码数据分组g构造成672比特的编码数据分组h，所述h 为：
[0177]
[017引 实例H
[0179] 设基础奇偶校验矩阵化sxie如下：
[0180]
[0181] 所示的基础奇偶校验矩阵化sxie对应的码率为1/2,扩展因子z=42,矩阵行数为8 行，矩阵列数为16列，左边所示的数字是行索引，最上边的数字是列索引，字母"A"表示系 统位部分矩阵，字母"B"表示校验位部分矩阵。编码器104为（16X42,8X42儿DPC编码器， 待编码的源数据分组为k=80比特的信令序列a=[a。，a。32,…，aj，当利用1/2码率LDPC码 基础奇偶校验矩阵对信令序列a进行LDPC编码，得到n=672比特的编码数据分组e时，所述 重复器102先将信令序列a重复1次，并扩展得到336比特的数据分组d=[d。，di，…，d335]， d值如下：
[0182]
[0183] 所述编码器104先将基础奇偶校验矩阵中第2行第6列的元素"0"改成"-1"，如 下是已经改变的基础奇偶校验矩阵：
[0184]
[0185] 对数据分组d进行LDPC编码，得到校验数据分组b=比。，bi，…，bsJ，并将信令序列 a和长度为336比特的校验数据分组b合并成416比特的母码数据分组s=[a，b] = [s。，si，… ,S415];
[0186] 所述速率匹配器106将母码数据分组s构造成672比特的编码数据分组e，所述e 为：
[0187]
[018引 实施例二
[0189] 本发明实施例实现一种支持低码率编码的装置，如图2所示，该装置至少包括；重 复器102、编码器104,其中，
[0190] 所述重复器102,用于对待编码k比特的源数据分组X重复i次，其中，i是正整 数；
[0191] 所述编码器104,用于对经过重复器102后的数据分组进行编码，所述编码为LDPC 编码、Turbo编码或卷积编码；
[0192] 具体的，所述编码器104为（nbXz，化Xz)LDPC编码器，编码得到校验数据分组 P，其中，nb是基础奇偶校验矩阵的列数，（nb-kb)是基础奇偶校验矩阵的行数，Z是扩展因 子，其中Z是正整数，nb是正整数，化是正整数；所述编码器104在编码之前，读取基础奇 偶校验矩阵，之后，将基础奇偶校验矩阵中的r个非-1元素值置成-1，其中，r是大于等于 0、且小于rO的整数，rO是原基础奇偶校验矩阵中非-1元素个数。
[0193]该装置还可W包括母码生成器105，母码生成器105将经过编码器104之后得到的 校验数据分组P和源数据分组X合并成母码数据分组C'，并可W通过速率匹配器106对母 码数据分组C'进行速率匹配得到N比特的编码数据分组，其中N为码长。
[0194] 该装置还可W包括第一类填充器101，用于对待编码的源数据分组X填充ql个元 素扩展得到第一数据分组X。，所述ql为正整数；
[0195] 所述重复器102对第一数据分组X。直接重复i次；或者，先对第一数据分组X。拆 分成j个子数据分组，然后对该j个子数据分组分别重复i次，所述j是正整数，i的取值 一般可W为1或2或3或4或5或6;
[0196] 该装置还可W通过第二类填充器103对经过重复器102后的数据分组填充q2个 元素得到第二数据分组Y，所述q2是正整数；
[0197] 该装置还包括速率匹配器106,用于对母码数据分组C'进行速率匹配得到N比特 的编码数据分组，其中N为码长。
[0198] 下面通过两个具体实例来说明本实施例支持低码率LDPC码编码的装置的工作过 程。
[0199]实例一
[0200] 设基础奇偶校验矩阵化sxie如下：
[0201]
[0202] 所示的基础奇偶校验矩阵化sxie对应的码率为1/2,扩展因子z=42,矩阵行数为8 行，矩阵列数为16列，左边所示的数字是行索引，最上边的数字是列索引，字母"A"表示系 统位部分矩阵，字母"B"表示校验位部分矩阵。编码器104为（16X42,8X42儿DPC编码器， 待编码的源数据分组为k=80比特的信令序列a=[a。，a。32,…，aj，当利用1/2码率LDPC码 基础奇偶校验矩阵对信令序列a进行LDPC编码，得到n=672比特的编码数据分组e时，有 两种处理方式：
[0203] 第一种，没有第一类填充器101时：
[0204] 所述重复器102将信令序列a重复1次，并扩展得到168比特的数据分组；
[0205] 所述第二类填充器103对重复器102重复后的数据分组填充168个比特的元素， 扩展得到336比特的第二数据分组d=[d。，di，…，cU]，d赋值如下：
[0206]
[0207] 所述编码器104对第二数据分组d进行LDPC编码，得到校验数据分组b=比。，bi，… ' 6335];
[020引所述母码生成器105