的一个。
[0088] 为了使PM0S晶体管MPCSU在饱和区域工作，需要使式子（22)、（23)两者成立。
[0089] 此外，关于PM0S晶体管MPCSU，能根据式子（15)和式子（21)得到以下的式子 (24)〇
[0090] 关于在饱和区域工作的PM0S晶体管MPCSU，由于式子（24)成立，所以根据式子 (24)，在第一比较对象电路110中，当控制电位Vent变小时，电流Iss变大，当控制电位 Vent变大时，电流Iss变小。
[0091] 在此，当为了使从驱动器电路400输出的输出差分信号的振幅V0D变大而使在电 流镜电路410的参考电流源CSREF流动的参考电流Iref变大来使电流Iss变大时，根据上 述的式子（13)，电位VH变大。此外，根据式子（24)，当电流Iss变大时，控制电位Vent变 小。因而，当使输出差分信号的振幅V0D变大时，式子（22)难以成立。
[0092] 像这样，为了使PM0S晶体管MPCSU在饱和区域工作，而不能使输出差分信号的振 幅V0D太大。也就是说，起因于由受到电流Iss的影响的电位VH和控制电位Vent的关系 确定的电流源CSU的工作点，振幅V0D的大小被限制。
[0093] 另一方面，为了使相位补偿电容元件CC1适当地工作，需要使上述的式子（8)也就 是V p ncc>V t.hc c成立。相位补偿电容元件CC1的两端的电压Vpnee使用式子 (13)和式子（21)由以下的式子（25)表不。
[0094] 此外，式子（8)能够使用式子（25)如以下的式子（26)那样变形。
[0095] 根据式子（25)，在正电源电位VDD小的情况（电路的低电压工作)、共模电位V0C 大的情况、电流ISS大(振幅VOD大）的情况、终端电阻的电阻值rRterm大的情况下，Vpncc>Vthcc难以成立。此外，在开关元件SWHL、SWHR的开电阻值rSWP大 的情况下，电位VH变大，因此，即使在开关元件SWHL、SWHR的开电阻值rSWP大的情况下， Vpncc>Vthcc也难以成立。
[0096] 当为了使从驱动器电路400输出的输出差分信号的振幅V0D变大而使电流Iss变 大时，根据式子（13)，电位VH变大。此外，当电流Iss变大时，根据式子（24)，控制电位Vent变小。因而，当要使输出差分信号的振幅V0D变大时，式子（26)难以成立。也就是说，为了 使相位补偿电容元件CC1适当地工作，而不能使输出差分信号的振幅V0D太大。换言之，起 因于由受到电流Iss的影响的电位VH和控制电位Vent的关系确定的相位补偿电容元件 CC1的工作点，振幅V0D被限制。
[0097] 像这样，在第一比较对象电路110中，根据式子（22)，起因于电流源CSU的工作点 而振幅V0D的大小被限制，并且根据式子（26)，起因于相位补偿电容元件CC1的工作点而振 幅V0D的大小被限制。因而，在决定振幅V0D时，需要考虑电流源CSU的工作点和相位补偿 电容元件CC1的工作点两者。
[0098] 在使输出差分信号的振幅V0D变大的情况下式子（22)比式子（26)更容易成立时， 振幅V0D起因于相位补偿电容元件CC1的工作点而被限制。换言之，在使电流Iss变大的 情况下式子（22)比式子（26)更容易成立时，电流Iss起因于相位补偿电容元件CC1的工作 点而被限制。因而，在该情况下，与相位补偿电容元件CC1不存在的情况相比较，难以使振 幅V0D(电流Iss)变大。
[0099]〈第二比较对象电路〉 为了使电流Iss难以受到由相位补偿电容元件CC1的工作点造成的限制，考虑图5所 示的第二比较对象电路120。如图5所示，在第二比较对象电路120中，相位补偿电容元件 CC1连接在正电源电位VDD和运算放大器300的输出端子OUT之间。也就是说，相位补偿电 容元件CC1连接在构成电流源CSU的PM0S晶体管MPCSU的源极和栅极之间。
[0100] 在第二比较对象电路120中，电压Vpnee由以下的式子（27)表示。 Vpncc-VD D - Vcnt? * ? (27)
[0101] 根据式子（27)，第二比较对象电路120中的电压Vpnee与第一比较对象电路110 中的电压Vpnee不同，不受根据电流Iss而变化的电位VH的影响。因而，即使使电流Iss 变大，电压Vpnee也难以变化。因而，电流Iss难以受到起因于相位补偿电容元件CC1的工 作点的限制。
[0102] 然而，在第二比较对象电路120中，相位补偿电容元件CC1不能受到镜像效应，因 此，关于相位补偿电容元件CC1的每单位面积的电容值变小。也就是说，在第二比较对象电 路120中，存在相位补偿电容元件CC1的面积效率不好这样的问题。
[0103]〈第三比较对象电路〉 图6是示出第三比较对象电路130的结构的图。如图6所示，在第三比较对象电路130 中，代替相位补偿电容元件CC1而设置有相位补偿电容元件CCp、CCm。相位补偿电容元件 CCp连接在驱动器电路400的输出端子Txp和接地电位VSS之间。相位补偿电容元件CCm 连接在驱动器电路400的输出端子Txm和接地电位VSS之间。
[0104] 在这样的第三比较对象电路130中，反馈回路中的驱动器电路400侧的极点向低 频率侧移动，进行相位补偿。
[0105] 然而，相位补偿电容元件CCp、CCm不能受到镜像效应，因此，关于相位补偿电容元 件CCp、CCm的每单位面积的电容值小。
[0106] 此外，相位补偿电容元件CCp、CCm分别连接于输出端子Txp、Txm，因此，输出差分 信号的转换速率特性劣化。
[0107] 进而，为了使输出差分信号不受存在于驱动器电路400的外部、连接于输出端子 Txp、Txm的寄生电容等电容的影响，需要使相位补偿电容元件CCp、CCm的电容值变大。因 此，相位补偿电容元件CCp、CCm的布局面积变大。
[0108]〈第四比较对象电路〉 图7是示出第四比较对象电路140的结构的图。在第四比较对象电路140中，相位补 偿电容元件CC1的一端不是连接于运算放大器300的输出端子OUT而是连接于运算放大器 300具有的共源共栅电路。图8是示出运算放大器300的结构的图。在图8中还示出了向 运算放大器300输出偏置电位的偏置电路200。再有，偏置电路200也可以设置在运算放大 器300内。
[0109] 如图8所示，运算放大器300具备7个NM0S晶体管MNINP、MNINN、MNTC、MNUL、 MNUR、MNLL、MNLR和 4 个PM0S晶体管MPUL、MPUR、MPLL、MPLR。图 8 所示的运算放大器 300 被称为折叠共源共栅型运算放大器。
[0110] NM0S晶体管丽INP、丽INN的栅极分别连接于正侧输入端子INP和负侧输入端子 INN。NM0S晶体管MNINP、MNINN的源极与NM0S晶体管MNTC的漏极连接。NM0S晶体管MNTC 的源极与接地电位VSS连接。
[0111]PM0S晶体管MPUL和PM0S晶体管MPLL共源共栅连接，PM0S晶体管MPUR和PM0S 晶体管MPLR共源共栅连接。PM0S晶体管MPUL、MPUR的源极连接于正电源电位VDD。PM0S 晶体管MPUL、MPUR的栅极彼此连接。PM0S晶体管MPUL、MPUR的漏极分别与PM0S晶体管 MPLL、MPLR的源极连接。PM0S晶体管MPLL、MPLR的栅极彼此连接。PM0S晶体管MPUL的 漏极和PM0S晶体管MPLL的源极与输入级的NM0S晶体管丽INP的漏极连接。PM0S晶体管 MPUR的漏极和PM0S晶体管MPLR的源极与输入级的NM0S晶体管丽INN的漏极连接。
[0112]NM0S晶体管MNUL和NM0S晶体管MNLL共源共栅连接，NM0S晶体管MNUR和NM0S 晶体管MNLR共源共栅连接。NM0S晶体管MNUUMNUR的漏极分别与PM0S晶体管MPLUMPLR 的漏极连接。NM0S晶体管MNUL、MNUR的源极分别与NM0S晶体管MNLL、MNLR的漏极连接。 NM0S晶体管MNLL、MNLR的源极连接于接地电位VSS。NM0S晶体管MNUL、MNUR的栅极彼此 连接。NM0S晶体管MNLUMNLR的栅极彼此连接。NM0S晶体管MNLUMNLR的栅极与NM0S晶 体管MNUL和PM0S晶体管MPLL的漏极连接。
[0113] 运算放大器300具有从偏置电路200输出的偏置电位VrefPU、VrefPL、VrefNU、 VrefTC分别输入的多个偏置输入端子RIN1~RIN4。输入到偏置输入端子RIN1的偏置电 位VrefPU输入到PM0S晶体管MPUL、MPUR的栅极。输入到偏置输入端子RIN2的偏置电 位VrefPL输入到PM0S晶体管MPLL、MPLR的栅极。输入到偏置输入端子RIN3的偏置电位 VrefNU输入到NM0S晶体管MNUUMNUR的栅极。然后，输入到偏置输入端子RIN4的偏置电 位VrefTC输入到NM0S晶体管MNTC的栅极。
[0114]PM0S晶体管MPLR和NM0S晶体管MNUR的漏极连接于输出端子OUT。PM0S晶体管 MPLR和NMOS晶体管MNUR的漏极的电位作为控制电位Vent而从输出端子OUT输出到驱动 器电路400。
[0115] 运算放大器300具备连接于NM0S晶体管MNUR的源极和NM0S晶体管MNLR的漏极 的反馈端子FP。相位补偿电容元件CC1的一端连接于反馈端子FP。由此，相位补偿电容元 件CC1的一端连接于由NM0S晶体管MNUR、MNLR构成的共源共栅电路。也就是说，相位补偿 电容元件CC1的一端连接于NM0S晶体管MNUR的源极和NM0S晶体管MNLR的漏极两者。相 位补偿电容元件CC1的另一端连接于电流源CSU的输出端子CSUo。
[0116] 在第四比较对象电路140中，电位VH比反馈端子FP的电位更高。因而，如图3所 示，在用NM0S晶体管MNCC构成相位补偿电容元件CC1的情况下，NM0S晶体管MNCC的栅极 连接于电流源CSU的输出端子CSUo,NM0S晶体管MNCC的源极和漏极连接于反馈端子FP。
[0117] 图9是示出偏置电路200的结构的图。如图9所示，偏置电路200具备PM0S晶体 管MP1、MP2、NM0S晶体管MN1、MN2、以及电流源CS1~CS4。PM0S晶体管MP1、MP2的源极连接 于正电源电位VDD。PM0S晶体管MP1、MP2的漏极分别与电流源CS1、CS2的输入端子连接。 PM0S晶体管MP1的栅极和漏极彼此连接，PM0S晶体管MP2的栅极和漏极彼此连接。电流源 CS1、CS2的输出端子连接于接地电位VSS。
[0118]NM0S晶体管丽1、丽2的源极连接于接地电位VSS。NM0S晶体管丽1、丽2的漏极 分别与电流源CS3、CS4的输出端子连接。NM0S晶体管MN1的栅极和漏极彼此连接，NM0S晶 体管MN2的栅极和漏极彼此连接。电流源CS3、CS4的输入端子连接于正电源电位VDD。
[0119] 偏置电路200具备分别连接于运算放大器300的偏置输入端子RIN1~RIN4的偏置 输出端子R0UT1~R0UT4。偏置输出端子R0UT1连接于PM0S晶体管MP1的栅极和漏极。由 偏置电路200的PM0S晶体管MP1和电流源CS1、以及运算放大器300的PM0S晶体管MPUL、 MPUR构成电流镜电路。PM0S晶体管MP1的栅极和漏极的电位作为偏置电位VrefPU从偏置 输出端子R0UT1输出。
[0120] 偏置输出端子R0UT2连接于PM0S晶体管MP2的栅极和漏极。由偏置电路