电容Cp的电荷分布从而可以为模拟信号加入第二扰 动-△。应理解，在本实施例中，为后续校准方便起见，第一扰动和第二扰动幅值相同，极性 相反。但是，本领域技术人员容易理解，也可以通过设置第一电平、第二电平以及扰动电容 的参数使得第一扰动和第二扰动为其它关系，只要第一扰动和第二绕动不相同即可。
[0110] 比较器COMP用于比较加入扰动信号的模拟信号Vdac与共模电平Vcom输出比较 结果cout。在本实施例中，用共模电平Vcom表征零，因此，比较器COMP实际上在校准阶段 用于判断校准信号Dc[13:0]和逐次逼近信号D[13:0]的差值是否为零.
[0111] 控制电路1〇〇用于根据比较结果cout以逐次逼近的方式调整逐次逼近信 号D[13:0]，并在比较结果符合预定条件时输出当前逐次逼近信号作为原始数字信号 Draw[13:0]。在本实施例中，比较结果符合预定条件可以为比较结果由高电平切换为低电 平或者由低电平切换为高电平或者前后发生了两次高低电平的切换，这由逐次逼近控制电 路的逼近策略决定。
[0112] 校准模块200用于在校准模式下以迭代方式调整输出权值w[13:0]直至校准误差 error小于预定阈值，也即，趋近于零。校准误差error根据对应于不同的扰动信号的原始 数字信号和当前输出权值获得。
[0113] 图4示出了图2中的校准模块的结构图。校准模块200包括第一寄存器Regl、第 二寄存器Reg2、第三寄存器Reg3、第一输出开关S1、第二输出开关S2、第一乘法器201、第二 乘法器202、加法器203以及输出权值迭代模块LMS。
[0114] 第一输出开关S1连接在控制电路100和第一寄存器Regl之间。第二输出开关S2 连接在控制电路100和第二寄存器Reg2之间。第一输出开关S1和第二输出开关S2在扰 动控制信号Dp的控制下闭合或断开。其中，扰动控制信号Dp用于控制加入到N位二进制 数对应的模拟信号中的扰动信号。在扰动控制信号Dp为1时，也即，模拟信号被加入第一 扰动信号A时，第一输出开关S1闭合，第二输出开关S2断开，使得加入第一扰动信号后通 过逐次逼近获得的第一原始数字信号Dr+[13:0]通过第一输出开关S1输出到第一寄存器 Regl。在扰动控制信号Dp为0时，也即，模拟信号被加入第二扰动信号-A时，第一输出开 关S1断开，第二输出开关S2闭合，使得加入第二扰动信号后通过逐次逼近获得的第二原始 数字信号Dr-[13:0]通过第二输出开关S2输出到第二寄存器Reg2。
[0115] 输出权值w[13:0]为一个长度为14的实数数组，其分别对应于第一至第十四电 容C0-C13。在一个优选实施方式中，可以将其初始值w[13:0][0]设置为[1.8613 1.8612 1.8611...... 1.862 1.861 1]。
[0116] 第一乘法器201用于根据当前输出权值w[13:0][n]对第一原始数字信号 Dr+[13:0]加权输出第一输出信号d+。第二乘法器202用于根据当前输出权值w[13:0] [n] 对第二原始数字信号Dr-[13:0]加权输出第二输出信号d-。具体地，所述加权是指通过当 前输出权值w[13:0][n]与对应的数字信号逐位点乘后求和，也即：
[0117]
[0118]
[0119] 加法器203用于根据第一输出信号d+[n]、第二输出信号d-[n]和当前扰动信号 A[n]计算校准误差error[n]。其中，n表示迭代的次数，n为零所对应的值为初始值。
[0120] 具体地，在本实施例中，由于第一扰动信号和第二扰动信号幅值相同，极性相反， 因此，校准误差error为：
[0121] error[n] =d+[n]-d_[n]-2A[n]
[0122] 输出权值迭代模块LMS用于根据校准误差error以迭代方式调整输出权值 w[13:0] [n]直至校准误差error小于预定阈值。
[0123] 具体地，在本实施例中，输出权值迭代模块根据如下公式以迭代方式调整输出权 值：
[0124] A[n+1] =A[nj+yA ?error
[0125] w[i] [n+1] =w[i] [n]-tiw ?error? (Dr+[i] [n]-Dr_[i] [n])
[0126] 其中，A[n+1]为第n+1次迭代中的扰动信号幅值，w[i] [n]为当前输出权值的第 i位，w[i] [n+1]为第n+1次迭代中的输出权值的第i位，y^为扰动信号调整步长，y~为 权值调整步长，Dr+[i] [n]为当前第一原始数字信号的第i位，Dr_[i] [n]为当前第二原始 数字信号的第i位。
[0127] 通过每次输出一个校准信号，并针对该校准信号加入不同的扰动后得到第一输出 信号d+和第二输出信号d-，基于其进行一次迭代，然后再输出一个新的校准信号（与原 有校准信号可以相同也可以不同）进行下一次迭代，以此类推，经过多次迭代直到校准误 差趋近于零，此时，输出权值收敛不再变化，校准过程完成。输出权值被存储在第三寄存器 Reg3 中。
[0128] 在校准完成后，逐次逼近模数转换器可以进入工作模式。在N位精度的开关电容 数模转换电路DAC中，在工作模式下，扰动开关SS14将扰动电容的第二端连接至共模电平 Vcom使得扰动电容不工作。在工作模式中，采样开关S3在采样阶段闭合。第一至第十四电 容C0-C13通过第一至第十四开关SS0-SS13连接至输入信号Vin。由此，对Vin进行采样。 采样阶段结束后进入逐次逼近阶段。在逐次逼近阶段中，采样开关S3断开，第一至第十四 开关SS0-SS13根据逐次逼近信号的控制闭合或断开，直至控制电路100检测到比较结果满 足预定条件从而输出原始数据信号Draw[13:0]。在工作模式中，校准模块200中的第一输 出开关S1保持闭合，第二输出开关S2保持关断，第一乘法器201基于第三存储器Reg3中 存储的输出权值对原始数据信号Draw[13:0]进行加权后输出最终的数据信号Dout。
[0129] 由此，本实施例通过增加校准数据源，并使得开关电容数模转换网络基于校准数 据源输出的数字校准信号进行数模转换，可以提高校准输入信号的稳定性，从而提高系统 稳定性，节省校准时间。
[0130] 图5是本发明实施例的逐次逼近模数转换器的校准方法的流程图。如图5所示， 本发明实施例的校准方法包括：
[0131] 步骤510、产生校准信号，所述校准信号为表征N位二进制数的数字信号。
[0132] 优选地，在本实施例中所述N位二进制数为14位二进制数，所述14位二进制数转 换成十进制后大于〇小于16383。
[0133] 更优选地，所述14位二进制数转换成十进制后大于1638小于14745。
[0134] 步骤520、用于在校准模式输出表征所述二进制数与逐次逼近信号差值的模拟信 号，并在所述模拟信号中加入扰动信号。
[0135] 步骤530、比较加入扰动信号的模拟信号与共模电平输出比较结果。
[0136] 步骤540、根据所述比较结果调整所述逐次逼近信号直至所述比较结果符合预定 条件。
[0137] 步骤550、输出当前逐次逼近信号作为原始数字信号。
[0138] 步骤560、在校准模式下以迭代方式调整输出权值直至校准误差小于预定阈值，所 述校准误差根据对应于不同的扰动信号的所述原始数字信号和当前输出权值获得。
[0139] 具体地，步骤560包括：
[0140] 步骤561、获取加入第一扰动信号的模拟信号对应的第一原始数字信号。
[0141] 步骤562、获取加入第二扰动信号的模拟信号对应的第二原始数字信号。
[0142] 步骤563、根据当前输出权值对第一原始数字信号和第二原始数字信号加权分别 输出第一输出信号和第二输出信号。
[0143] 步骤564、根据第一输出信号、第二输出信号和当前扰动信号计算校准误差。
[0144] 优选地，第一扰动信号和第二扰动信号幅值相同，极性相反；
[0145] 根据如下公式计算所述校准误差：
[0146] error[n] =d+[n]-d_[n]-2A[n]
[0147] 其中，error为校准误差，d+[n]为当前迭代中的第一输出信号，d_[n]为当前迭代 中的第二输出信号，A[n]为当前扰动信号幅值。
[0148] 步骤565、根据所述校准误差以迭代方式调整输出权值直至所述校准误差小于预 定阈值。
[0149] 优选地，根据如下公式以迭代方式调整输出权值：
[0150] A[n+1] =A[nj+yA ?error
[0151] w[i] [n+1] =w[i] [n]-tiw ?error? (Dr+[i] [n]-Dr_[i]