寄存器里的数据存入N位输出寄存器输出；
[0028]若Cl为1，将N位输出寄存器的数据赋值给N位寄存器；若Cl为0，则无操作。
[0029]图3所示为本实施例的另一种工作状态，与图2不同之处在于Cl不作为控制开关Sff3, SW5和SW6的信号。其原理如下:
[0030]首次AD转换由逻辑时序控制器控制将输入的模拟信号存入采样保持器中，并将Sff3, SW5和SW6闭合以实现一次完整的N位AD转换，AD转换结果存入N位寄存器中，然后将SW3、SW5和SW6断开?’从第二次AD转换开始采用如下步骤进行AD转换，
[0031]Sffl断开，SW2闭合，SW3?SWlO断开，将当前输入的模拟信号与采样保持器中存储的上次输入的模拟信号相减，将结果取绝对值后与电平行比较产生控制信号Cl，同时通过过零比较器对结果是否大于零进行判断产生控制信号C2，
[0032]若Cl为I (此时输入为有效信号)，则SW4、SW7和SW8闭合，对模拟减法器的输出电压进行M位AD转换(当M位DAC完成电压信号采样后断开SW2和SW7，闭合SWl对当前输入的模拟信号进行存储)，将转换结果存入M位寄存器；若Cl为O (此时输入为噪声)，断开SW2和SW7，闭合SWl对当前输入的模拟信号进行存储，同时SW4、SW7和SW8断开，此时不对当前输入的模拟信号进行AD转换，而是直接将上次AD转换的结果作为此次的转换结果，即N位寄存器中的数据保持不变；
[0033]若Cl为I (此时输入为有效信号)，SW9闭合，SfflO断开，若C2为I则将N位寄存器和M位寄存器进行加法操作，若C2为O则将N位寄存器和M位寄存器进行减法操作，并将结果存入N位输出寄存器进行输出；若Cl为O (此时输入为噪声)，则SW9断开，SfflO闭合，直接将N位寄存器里的数据存入N位输出寄存器进行输出；
[0034]若Cl为I (此时输入为有效信号)，将N位输出寄存器的数据赋值给N位寄存器；若Cl为O (此时输入为噪声)，则无操作。
[0035]实施例2
[0036]如图4所示，与实施例1的区别在于将N位DAC和M位DAC合并到一个DAC中，SPN位/M位DAC，其转换位数由第一控制信号Cl进行控制，首次AD转换由逻辑时序控制器控制将输入的模拟信号存入采样保持器中，并将SW3、SW5和SW6闭合以实现一次完整的N位AD转换，AD转换结果存入N位寄存器中，然后将SW3、SW5和SW6断开；从第二次AD转换开始采用如下步骤进行AD转换，
[0037]Sffl断开，SW2闭合，SW3?SWlO断开，将当前输入的模拟信号与采样保持电路中存储的上次输入的模拟信号相减，将结果取绝对值后与电平V?f/2N M进行比较产生控制信号Cl，同时通过过零比较器对结果是否大于零进行判断产生控制信号C2 ;
[0038]若Cl为I，则N位/M位DAC实现M位DA转换，SW4、SW7和SW8闭合，SW3、SW5和SW6断开，此时对模拟减法器的输出电压进行M位的AD转换(当M位DAC完成电压信号采样后断开SW2和SW7，闭合SWl对当前输入的模拟信号进行存储)，将转换结果存入M位寄存器；若Cl为O，N位/M位DAC实现N位DA转换，断开SW2和SW7，闭合SWl对当前输入的模拟信号进行存储，同时SW4、SW7和SW8断开，Sff3, SW5和SW6闭合，此时对当前输入的模拟信号进行完整的N位的AD转换，将转换结果存入N位寄存器；
[0039]若Cl为1，SW9闭合，SfflO断开，若C2为I则将N位寄存器和M位寄存器进行加法操作，若C2为O则将N位寄存器和M位寄存器进行减法操作，并将结果存入N位输出寄存器进行输出；若Cl为0，则SW9断开，SfflO闭合，直接将N位寄存器里的数据存入N位输出寄存器输出；
[0040]若Cl为1，将N位输出寄存器的数据赋值给N位寄存器；若Cl为0，则无操作。
[0041]与实施例1类似，当Cl不作为控制开关SW3、SW5和SW6的信号时，电路具有滤除噪声功能，原理同实施例1相同，不再赘述。
[0042]本发明利用初始A/D转化对缓变的输入信号的大致范围进行检测，从而有选择的减少位数转换，降低ADC功耗；同时利用上次AD转换的结果作为此次的输出，从而达到滤除噪声(信号陡变)的效果。
【主权项】
1.基于信号自相关性的逐次逼近型模数转换电路，包括AD转换单元和逻辑时序控制器，所述AD转换单元产生数字信号，提供给所述逻辑时序控制器，其特征在于，还包括信号自相关性检测单元，所述逻辑时序控制器为AD转换单元和信号自相关性检测单元提供控制信号，所述信号自相关性检测单元包括以下部分:采样保持器、模拟减法器、绝对值模块、M位DAC、第一比较器、过零比较器、数字加/减法器、M位寄存器、N位输出寄存器以及第一开关、第二开关、第七开关、第八开关、第九开关和第十开关；其中， 所述采样保持器、所述模拟减法器和所述绝对值模块依次电性连接，所述模拟减法器的输出端同时与所述过零比较器连接，所述绝对值模块的输出端与所述M位DAC和所述第一比较器的负输入端同时连接，所述第一比较器的正输入端输入第一参考信号，所述M位寄存器的输出端连接到所述数字加/减法器，所述数字加/减法器的输出端与所述N位输出寄存器通过第九开关相连，所述M位寄存器的输出端也与所述M位DAC连接，所述第十开关与所述AD转换单元连接；所述第一开关位于所述采样保持器之前，所述第二开关位于所述模拟减法器之前，所述第七开关位于所述绝对值模块和所述M位DAC之间，所述第八开关位于所述M位DAC与所述AD转换单元之间。2.根据权利要求1所述的基于信号自相关性的逐次逼近型模数转换电路，其特征在于:所述第一比较器的输出为第一控制信号，用来控制所述第七开关、第八开关、第九开关、第十开关和所述AD转换单元中的开关，所述过零比较器的输出为第二控制信号，用来控制所述数字加/减法器。3.根据权利要求1所述的基于信号自相关性的逐次逼近型模数转换电路，其特征在于:所述第一比较器和所述过零比较器的输出端都连接到所述逻辑时序控制器，所述逻辑时序控制器输出第一控制信号和第二控制信号。4.根据权利要求1或2或3所述的基于信号自相关性的逐次逼近型模数转换电路，其特征在于:所述AD转换单元包括N位DAC、第二比较器、N位寄存器、第三开关、第四开关、第五开关和第六开关，所述N位DAC的输出信号进入所述第二比较器的负输入端，所述N位寄存器的输出端连接到所述N位DAC，同时通过所述第十开关与所述N位输出寄存器连接，所述第二比较器的正输入端输入参考信号；所述第三开关和第四开关并联于所述第二比较器的正输入端，由第一控制信号控制；当第三开关闭合而第四开关断开时，进入所述第二比较器正输入端的参考信号为第二参考信号，当第三开关断开而第四开关闭合时，进入所述第二比较器正输入端的参考信号为第一参考信号，所述第五开关位于所述N位DAC之前，所述第六开关位于所述N位DAC和所述第二比较器的负输入端之间，所述第八开关与所述第六开关并联接于所述第二比较器的负输入端。5.根据权利要求3所述的基于信号自相关性的逐次逼近型模数转换电路，其特征在于的值小于N的值。6.根据权利要求4所述的基于信号自相关性的逐次逼近型模数转换电路，其特征在于:所述第一参考信号为第二参考信号的1/2N Mo7.根据权利要求1所述的基于信号自相关性的逐次逼近型模数转换电路，其特征在于:包括AD转换单元和逻辑时序控制器，所述AD转换单元产生逻辑时序信号，提供给所述逻辑时序控制器，所述AD转换单元包括N位/M位DAC、第二比较器、N位寄存器、第三开关、第四开关、第五开关、第六开关和第八开关，所述N位/M位DAC的输出信号进入所述第二比较器的负输入端，所述N位寄存器的输出端经第六开关连接到所述N位/M位DAC，所述第二比较器的正输入端输入参考信号；所述第三开关和第四开关并联于所述第二比较器的正输入端，由第一控制信号控制；当第三开关闭合而第四开关断开时，进入所述第二比较器正输入端的参考信号为第二参考信号，当第三开关断开而第四开关闭合时，进入所述第二比较器正输入端的参考信号为第一参考信号，所述第五开关位于所述N位/M位DAC之前；还包括信号自相关性检测单元，所述逻辑时序控制器为AD转换单元和信号自相关性检测单元提供控制信号，所述信号自相关性检测单元包括以下部分:采样保持器、模拟减法器、绝对值模块、第一比较器、过零比较器、数字加/减法器、N位输出寄存器以及第一开关、第二开关、第七开关、第九开关和第十开关；其中， 所述采样保持器、所述模拟减法器和所述绝对值模块依次电性连接，所述模拟减法器的输出端同时与所述过零比较器连接，所述绝对值模块的输出端与所述N位/M位DAC和所述第一比较器的负输入端同时连接，所述第一比较器的正输入端输入第一参考信号，所述M位寄存器的输出端连接到所述数字加/减法器，所述数字加/减法器的输出端与所述N位输出寄存器通过第九开关相连，所述M位寄存器的输出端经第八开关与所述N位/M位DAC连接，所述第十开关位于所述N位寄存器和所述N位输出寄存器之间；所述第一开关位于所述采样保持器之前，所述第二开关位于所述模拟减法器之前，所述第七开关位于所述绝对值模块和所述N位/M位DAC之间，所述第一比较器的输出为第一控制信号，用来控制除第一开关和第二开关以外的所有开关，所述过零比较器的输出为第二控制信号，用来控制所述数字加/减法器。
【专利摘要】本发明公开了一种基于信号自相关性的逐次逼近型模数转换电路，与传统的SAR？ADC电路相比，增加了信号自相关性检测单元，通过对前后两次采样信号的差值进行比较，若其小于某一阈值则仅需要进行较少位数的AD转换，从而降低了单次AD转换的功耗。本发明明显提高了ADC转换速度，降低了功耗，同时达到滤除噪声的效果。
【IPC分类】H03M1/38
【公开号】CN105071810
【申请号】CN201510418419
【发明人】张瑛, 马亚英
【申请人】南京邮电大学
【公开日】2015年11月18日
【申请日】2015年7月16日