一种多点低压差分信号发送器的制造方法
【技术领域】
[0001]本发明涉及IC设计技术领域，具体涉及一种MLVDS发送器的结构设计。
【背景技术】
[0002]随着大数据时代的来临，数据的快速处理以及高速传输成为关注的热点。在这种大背景下，接口却成为制约着数据高速传输的瓶颈。作为RS482在速度与功能上的升级，由TI 公司提出的MLVDS (Mult1-point Low-Voltage Differential Signaling，多点低压差分信号)技术应运而生。MLVDS技术拥有LVDS技术传输速度高、抗噪声能力强、功耗低、低电磁辐射等诸多优点，并且能应用于多点总线系统，完成多个驱动器与多个接收器之间的互相通信。由于其主要应用于多点总线系统，为减小因阻抗不连续所导致的反射，应因此要求信号的转换时间尽可能大些，TIA/EIA-899协议要求的转换时间必须大于Ins。
[0003]传统的MLVDS发送器结构如图1所示，该结构包括由Ml?M8构成的双电流模发送器结构，转换时间较大(一般大于2ns)的互补输入信号Vinp和Vinn分别加载到互补桥式开关管的栅极。当所述Vinp从低电平到高电平转换，Vinn从高电平到低电平转换时，由于输入信号变化的非常缓慢，使得所述第一 NMOS开关管(M3)和第二 PMOS开关管(M2)的栅极电压缓慢从低电平变为高电平，所述第二 NMOS开关管(M4)和第一 PMOS开关管(Ml)的栅极电压缓慢地从高电平变为低电平。所述第二 PMOS开关管(M2)和第二 NMOS开关管(M4)的过驱动能力慢慢减小，因此其能流过的电流逐渐变小，相反地流过第一 PMOS开关管(Ml)和第一 NMOS开关管(M3)的电流逐渐变大。
[0004]由于电流切换的速度比较缓慢，从而使得终端电阻两端的电压也缓慢变化，最终实现较大的转换时间。但是缓变的栅极信号将弱化桥式开关管的作用，容易使得桥式开关管的导通截止步调出现不一致，该现象导致的直接结果就是出现过冲。
[0005]如图1所示，当所述Vinp从低电平到高电平转换，Vinn从高电平到低电平转换时，NMOS开关管(M3)将导通，M4将截止，但是不能完全保证M3开启的时候，M4恰好截止；反过来也不能保证M3截止的时候，M4恰好开启。同理，也不能保证PMOS开关管Ml开启的时候M2恰好截止；反过来也不能保证Ml截止的时候M2恰好开启。因此在此期间桥式开关管的工作状态就有16种可能。这16种状态都将使得上下电流镜漏端的阻抗变大，因为开关管工作于深度线性区时有最小的阻抗，此直接的影响是使得第一 PMOS电流镜管(M5)的漏极将会出现一波峰电压，与此同时第一NMOS电流镜管(M7)的漏极将会出现一波谷电压，该波峰波谷通过开关管栅源寄生电容传输到输出端，从而影响输出信号的质量。
【发明内容】
[0006]因此，本发明提出了一种具有泄流平波电路的多点低压差分信号发送器，解决现有结构由于增大输出转换时间所导致的输出信号的过冲问题，包括:
[0007]发送器主体，所述发送器主体为双电流模发送器结构，包括:第一、第二 PMOS电流镜管，第一、第二 NMOS电流镜管，以及由第一、第二 PMOS开关管和第一、第二 NMOS开关管组成的互补桥式开关管；其中，所述第一 PMOS电流源管的源端接电源电压，第一 NMOS电流源管的源端接地，互补桥式开关管接在一 PMOS电流漏管和第一 NMOS电流源管的漏端，第二PMOS电流镜管的源端和漏端分别接电源电压和第一电流源，第二 NMOS电流镜管的源端和漏端分别连接地和第二电流源；
[0008]泄流平波电路由第一二极管、第二二极管和第一开关串联组成，与所述互补桥式开关管并联。
[0009]其中，所述第一开关由使能信号控制，当使能信号有效时，第一开关闭合，所述的泄流平波电路正常工作；当使能信号无效时，第一开关断开，所述的泄流平波电路停止工作。
[0010]其中，所述互补桥式开关管的连接方式为:
[0011]第一 PMOS开关管的漏端与第一 NMOS开关管的漏端相连，第一 PMOS开关管的源端接电源电压，第一 NMOS开关管的源端接地；
[0012]第二 PMOS开关管的漏端与第二 NMOS开关管的漏端相连，第二 PMOS开关管的源端接电源电压，第二 NMOS开关管的源端接地。
[0013]其中，所述互补桥式开关管还包括连接在由第一、第二 PMOS开关管和第一、第二NMOS开关管漏端的负载电阻。
[0014]其中，所述多点低压差分信号发送器的输入信号为两个互补的输入信号，分别输入第一 NMOS、第一 PMOS开关管和第二 NMOS、第二 PMOS开关管的栅极。
[0015]本发明通过引入一电流泄放通路，与上下电流源漏端之间的电阻并接，从而补偿输入信号缓慢翻转时上下电流源漏端的阻抗，稳定此阶段的上下电流镜的漏端电压。同时，该泄放通路不影响输入信号为电平信号时上下电流镜漏端的阻抗，避免影响正常的稳态差分输出。本发明的电路能够很好的解决传统MLVDS驱动器的输出过冲问题，并且提高了电路的整体性能。
【附图说明】
[0016]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显:
[0017]图1为传统的MLVDS发送器的结构示意图；
[0018]图2为本发明的一个实施例提供的可减小过冲的MLVDS发送器具体实现的结构示意图；
[0019]图3为传统发送器的差分输出波形与本发明实施例提供的发送器的差分输出波形的对比仿真图；
[0020]附图中相同或相似的附图标记代表相同或相似的部件。
【具体实施方式】
[0021]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。
[0022]下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
[0023]下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。
[0024]本发明提供的具有泄流平波电路的多点低压差分信号发送器如图2所示，包括:
[0025]发送器主体，所述发送器主体为双电流模发送器结构，包括:第一、第二 PMOS电流镜管M5、M6，第一、第二 NMOS电流镜管M7、M8，以及由第一、第二 PMOS开关管M1、M2和第一、第二 NMOS开关管M3、M4组成的互补桥式开关管201 ;其中，所述第一 PMOS电流源管M5的源端接电源电压，第一 NMOS电流源管M7的源端接地，互补桥式开关管201接在第一 PMOS电流源管M5和第一 NMOS电流源管M7的漏端，第二 PMOS电流镜管M6的源端和漏端分别接电源电压和第一电流源206，第二 NMOS电流镜管M8的源端和漏端分别连接地和第二电流源207 ；
[0026]泄流平波电路205由第一二极管214、第二二极管215和第一开关216串联组成，与所述互补桥式开关管201并联。具体的，所述第一二极管214的正极与所述的第一 PMOS开关管Ml的漏级相连，第一二极管214的负极接在第二二极管215的正极，第二二极管215的另一端接在第一开关216的一端，第一开关216的另一端接在第一 NMOS开关管M3的漏级。
[0027]其中，所述第一开关216由使能信号控制，当使能信号有效时，第一开关216闭合，所述的泄流平波电路201正常工作；当使能信号无效时，第一开关216断开，所述的泄流平波电路201停止工作。
[0028]其中，所述互补桥式开关管201的连接方式为:
[0029]第一 PMOS开关管Ml的漏端与第一 NMOS开关管M4的漏端相连，第一 PMOS开关管Ml的源端接电源电压，第一 NMOS开关管Ml的源端接地；
[0030]第二 PMOS开关管M2的漏端与第二 NMOS开关管M3的漏端相连，第二 PMOS开关管M2的源端接电源电压，第二 NMOS开关管M3的源端接地。
[0031]其中，所述互补桥式开关管201还包括连接在由第一、第二 PMOS开关管Ml、M2和第一、第二 NMOS开关管M3、M4漏端的负载电阻Rwd。
[0032]其中，所述多点低压差分信号发送器的输入信号为两个互补的输入信号Vinn、Vinp，分别输入第一 NMOS、第一 PMOS开关管M4、M1和第二 NMOS、第二 PMOS开关管M3、M2的栅极。
[0033]其中，所述互补的输入信号Vinp信号和Vinn信号为一对转换时间较大一般为2ns的TTL差模信号。
[0034]所述的第一偏置电流206与第二偏置电流207电流值相等。
[0035]与现有MLVDS技术相比，本发明的技术方案产生的有益效果如下:
[0036]1、本发明实施例提供的可减小过冲的MLVDS发送器，通过两个二极管来泄放掉信号转换过程中电流源中的大电流，钳位第一 PMOS电流镜M5和第一 NMOS电流镜M7的漏极压差，减小波峰波谷电压，从而减小过冲。
[0037]2、本发明实施例提供的可减小过冲的MLVDS发送器，通过泄流平波电路205泄放掉差分输入信号转换过程中的电流源M5中的大部分电流，减小了流过终端电阻的电流分量，从而增大了差分输出的转换时间，提高了系统指标。
[0038]3、本发明实施例提供可减小过冲的MLVDS发送器，通过使能开关216，减小电路di