，并且各路LED的驱动电流的一致性较高。
[0026]图2示意出了本发明中的LED驱动电路200在一个实施例中的电路示例图。如图2所示的，所述LED驱动电路200包括基准电流源121、第一电阻Rl和多个LED驱动支路。图2中示出了两个LED驱动支路，分别记为210、220，在其他实施例中，也可以为三路、四路或者更多路。每个LED驱动支路驱动一路LED，被驱动的LED的阴极与LED驱动支路的输出端相连，被驱动的LED的阳极与电源电压端VCC相连。具体的，LEDl的阴极与LED驱动支路210的输出端相连，LED2的阴极与LED驱动支路220的输出端相连，LEDl的阳极和LED2的阳极与电源电压端VCC相连。第一电阻Rl的第一连接端与所述基准电流源121的输出端相连，其第二连接端与接地端相连。
[0027]如图2所示的，每个驱动支路包括可编程运算放大器、输出晶体管、驱动电阻和失调校准电路。其中所述可编程运算放大器的第一输入端与第一电阻Rl的第一连接端，其第二输入端与驱动电阻的第一连接端相连，所述驱动电阻的第一连接端还与输出晶体管的第二连接端相连，所述驱动电阻的第二连接端与接地端相连，所述可编程运算放大器的输出端与所述输出晶体管的控制端相连，所述失调校准电路的第一输入端VP与所述可编程运算放大器的第一输入端相连，所述失调校准电路的第二输入端VN与所述可编程运算放大器的第二输入端相连，所述失调校准电路输出偏差校准信号DO-Dn-1给所述可编程运算放大器，所述可编程运算放大器基于所述偏差校准信号进行校准。
[0028]第一电阻Rl和所述匹配电阻相互匹配以尽可能降低相互之间的相对误差。
[0029]具体的，所述驱动支路210中的可编程运算放大器为0P21，所述驱动支路210中的输出晶体管为NMOS晶体管丽21，所述驱动支路210中的驱动电阻为R2，所述驱动支路210中的失调校准电路为第一失调校准电路；所述驱动支路220中的可编程运算放大器为0P22，所述驱动支路220中的输出晶体管为NMOS晶体管MN22，所述驱动支路220中的驱动电阻为R3，所述驱动支路220中的失调校准电路为第二失调校准电路。可编程运算放大器为OP2UOP22的第一输入端为正相输入端，第二输入端为负相输入端。NMOS晶体管丽21和丽22的源极为输出晶体管的第二连接端，NMOS晶体管丽21和丽22的漏极为输出晶体管的第一连接端，NMOS晶体管丽21和丽22的栅极为输出晶体管的控制端。
[0030]在本发明中，通过选用类型相同，经过精心的匹配设计，第一电阻Rl和匹配电阻R2和R3之间的相对误差可以设计到0.1%的精度。本发明中，电阻Rl、R2、R3要经过精心匹配设计，其相对比例要非常准确。例如可以采用业界熟知各种技术，如中心对称设计以及保持每一段电阻的电流方向都完全相同，每一段电阻的宽度和长度都设计完全相同。
[0031]本发明中，基准电流源121提供基准电流121，基准电流121流经电阻Rl产生参考电压VD。运算放大器0P21和0P22调整使得节点SN51和SN52的电压等于电压VD。本发明中的运算放大器0P21和0P22与传统运算放大器不同，为其输入偏差可编程运算放大器。通过η位偏差校准信号DO?Dn-1，可以改变运算放大器的输入偏差电压(或称输入失调电压)。运算放大器0Ρ21和0Ρ22的输入偏差都被对应的失调校准电路校准至很小值，例如ImV以内。经过校准后可以保证节点VD电压和节点SN5USN52的电压偏差很小，可以近似为认为相等。未校准的普通运算放大器可能存在高达30mV的输入偏差。设计偏差校准信号位数越多，可以实现更高的校准精度。根据基尔霍夫KCL定律，LEDl的电流等于电阻R2电流，LED2的电流等于电阻R3的电流。根据上述原理，R2的电流等于121.R1/R2，R3的电流等于121.R1/R3。当R2等于R3时，LEDl和LED2的电流相等。由于Rl和R2，以及Rl和R3采用了相互匹配的设计，它们的相对误差非常小，因此R2和R3上的电流之间的误差也非常小。需要了解的是，在集成电路中电阻的匹配性远高于晶体管的匹配性。
[0032]如图2所示的，所述失调校准电路在所述失调校准电路的第一输入端的电压VP高于第二输入端的电压VN和第一预定阈值(可以为零)的和时，增加其偏差校准信号DO-Dn-Ι，所述失调校准电路在所述失调校准电路的第一输入端的电压VP低于第二输入端的电压VN和第二预定阈值的差时，减小其偏差校准信号DO-Dn-1。在所述失调校准电路的第一输入端的电压低于第二输入端的电压和第一预定阈值的和且高于第二输入端的电压和第二预定阈值的差时，保持其偏差校准信号DO-Dn-1。
[0033]如图3所示，所述失调校准电路包括第一电压比较电路310、第二电压比较电路320和逻辑输出电路330。第一电压比较电路310在所述失调校准电路的第一输入端VP的电压高于第二输入端的电压与第一预定阈值的和时，其输出第一信号，否则输出第二信号；此时第一预定阈值为O。第二电压比较电路320在所述失调校准电路的第一输入端的电压低于第二输入端的电压与第二预定阈值的差时，其输出第一信号，否则输出第二信号，此时第二预定阈值为电压Ve。所述逻辑输出电路330在第一电压比较电路310输出第一信号且第二电压比较电路320输出第二信号时，增加其偏差校准信号，在第一电压比较电路310输出第二信号且第二电压比较电路320输出第一信号时，减小其偏差校准信号，在第一电压比较电路310输出第二信号且第二电压比较电路320输出第二信号时，保持其偏差校准信号。
[0034]具体的，第一电压比较电路310包括开关S12、SlU S13、反相器INV11、反相器INV13、反相器INV14、运算放大器0P5、D触发器ffdfl和电容C11。其中第一输入端VP经过开关S12与运算放大器0P5的正相输入端相连，第二输入端VN经过开关SI I与运算放大器0P5的正相输入端相连。运算放大器0P5的负相输入端通过电容Cll与接地端相连，负相输入端还通过开关S13与其输出端相连。时钟信号CKl与开关Sll的控制端相连，并通过反相器INVll与开关S12的控制端相连。反相器INV13、反相器INV14依次串联于运算放大器0P5的输入端与D触发器fTdfl的输入端d之间，D触发器fTdfl的时钟端与时钟信号CK4相连。D触发器ffdfl的输出端q输出信号VH。在信号VH的高电平为第一信号，低电平为第二信号。
[0035]具体的，第二电压比较电路320包括开关S22、S21、S23、反相器INV21、反相器INV23、反相器INV24、运算放大器0P4、D触发器ffdf2和电容C21。其中第一输入端VP经过开关S22、电压源Ve与运算放大器0P4的正相输入端相连，第二输入端VN经过开关S21与运算放大器0P4的正相输入端相连。运算放大器0P4的负相输入端通过电容C21与接地端相连，负相输入端还通过开关S23与其输出端相连。时钟信号CKl与开关S21的控制端相连，并通过反相器INV21与开关S22的控制端相连。反相器INV23、反相器INV24依次串联于运算放大器0P4的输入端与D触发器ffdf2的输入端d之间，D触发器ffdf2的时钟端与时钟信号CK4相连。D触发器ffdf2的输出端q输出信号VL。在信号VL的高电平为第一信号，低电平为第二信号。
[0036]具体的，如图3所示的，当VP电压大于VN电压时，VH变为高电平，该逻辑输出电路输出的偏差校准信号DO-Dn-1加I ;当VP电压小于VN-Ve时，VL变为高电平，该逻辑输出电路输出的偏差校准信号DO-Dn-1减I。当VP电压位于VN和VN-Ve之间时，VH和VL都为低电平，该逻辑输出电路输出的偏差校准信号DO-Dn-1维持不变。
[0037]图6示意出了图3中的逻辑输出电路330在一个实施例中的电路示例图。如图6所示的，为了简化描述，此处只