S管的漏极与所 述第八M0S管的源极连接，且公共端连接所述第四M0S管的漏极，所述第六M0S管的源极连 接所述电源端； 所述第九M0S管的栅极与所述第十M0S管的栅极连接，所述第十一 M0S管的栅极与所 述第十二M0S管的栅极连接，所述第九M0S管的源极与所述第十一 M0S管的漏极连接，且公 共端连接所述第一 M0S管的漏极，所述第十M0S管的源极与所述第十二M0S管的漏极连接， 且公共端连接所述第二M0S管的漏极，所述第十一 M0S管的源极和所述第十二M0S管的源 极接地； 所述第七M0S管的漏极与所述第九M0S管的漏极连接，且公共端分别连接所述第五M0S 管的栅极与所述第六M0S管的栅极连接的公共端，以及所述第十一 M0S管的栅极与所述第 十二M0S管的栅极连接的公共端，所述第八M0S管的漏极与所述第十M0S管的漏极连接，且 公共端连接所述输出级电路。4. 根据权利要求1所述的轨到轨运算放大器，其特征在于，所述上行电流补偿电路包 括第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管和第十七MOS管； 所述第十三M0S管的源极连接所述轨到轨输入级电路，所述第十三M0S管的栅极外接 第一偏置电压；所述第十四M0S管的漏极连接所述第十三M0S管的漏极，所述第十四M0S管 的栅极与所述第十六M0S管的栅极连接，且公共端连接所述第十三M0S管的漏极与所述第 十四M0S管的漏极连接的公共端，所述第十四M0S管的源极连接所述第十五M0S管的漏极， 所述第十六M0S管的源极连接所述第十七M0S管的漏极，所述第十五M0S管的栅极与所述 第十七M0S管的栅极连接，且公共端连接所述第十四M0S管的源极与所述第十五M0S管的 漏极连接的公共端，所述第十六M0S管的漏极连接所述轨到轨输入级电路，所述第十五M0S 管的源极与所述第十七M0S管的源极均接地； 所述下行电流补偿电路包括第十八M0S管、第十九M0S管、第二十M0S管、第二十一 M0S 管和第二十二M0S管； 所述第十八M0S管的源极和所述第二十M0S管的源极均连接所述电源端，所述第十八 M0S管的漏极连接所述第十九M0S管的源极，所述第十九M0S管的漏极连接所述轨到轨输入 级电路，所述第二十M0S管的漏极连接所述第二十一 M0S管的源极，所述第二十一 M0S管的 漏极连接所述第二十二M0S管的漏极；所述第十八M0S管的栅极连接所述第二十M0S管的 栅极，且公共端连接所述第二十M0S管的漏极与所述第二十一 M0S管的源极连接的公共端， 所述第十九M0S管的栅极连接所述第二十一 M0S管的栅极，且公共端连接所述第二十一 M0S 管的漏极与所述第二十二M0S管的漏极连接的公共端，所述第二十二M0S管的源极连接所 述轨到轨输入级电路，所述第二十二M0S管的栅极外接第二偏置电压。5.根据权利要求1所述的轨到轨运算放大器，其特征在于，所述电流镜像电路包括偏 置电流源、第二十三M0S管、第二十四M0S管、第二十五M0S管、第二十六M0S管、第二十七 M0S管、第二十八M0S管、第二十九M0S管、第三十M0S管、第三^^一 M0S管和第三十二M0S 管； 所述偏置电流源的输入端连接所述电源端，所述偏置电流源的输出端连接所述第 二十三M0S管的漏极，所述第二十三M0S管的源极连接所述第二十四M0S管的漏极，所述第 二十五M0S管的源极连接所述第二十六M0S管的漏极，所述第二十三M0S管的栅极连接所 述偏置电流源的输出端与所述第二十三M0S管的漏极连接的公共端，且连接所述第二十五 M0S管的栅极，所述第二十四M0S管的栅极连接所述第二十三M0S管的源极与所述第二十四 M0S管的漏极连接的公共端，且连接所述第二十六M0S管的栅极，所述第二十四M0S管的源 极与所述第二十六M0S管的源极均接地； 所述第二十七M0S管的漏极连接所述第二十五M0S管的漏极，所述第二十七M0S管的 源极连接所述第二十八M0S管的漏极，所述第二十七M0S管的栅极连接所述第三十M0S管 的栅极，且公共端连接所述第二十七M0S管的漏极与所述第二十五M0S管的漏极连接的公 共端，所述第二十八M0S管的源极连接所述电源端，所述第二十八M0S管的栅极连接所述第 二十九M0S管的栅极，且公共端连接所述第二十八M0S管的漏极与所述第二十七M0S管的 源极连接的公共端，所述第二十九M0S管的源极连接所述电源端，所述第二十九M0S管的漏 极连接所述第三十M0S管的源极，所述第三十M0S管的漏极连接所述轨到轨输入级电路和 所述上行电流补偿电路； 所述第三十一 M0S管的漏极连接所述轨到轨输入级电路和所述下行电流补偿电路，所 述第三i^一MOS管的源极连接所述第三十二MOS管的漏极，所述第三^^一M0S管的栅极连 接所述第二十五M0S管的栅极，所述第三十二M0S管的栅极连接所述第二十六M0S管的栅 极，所述第三十二M0S管的源极接地。6. 根据权利要求5所述的轨到轨运算放大器，其特征在于，所述电流镜像电路还包 括第三十三M0S管，所述第三十三M0S管的源极连接所述第二十七M0S管的漏极，所述第 三十三M0S管的漏极连接所述第二十五M0S管的漏极，且公共端连接所述第三十三M0S管 的栅极。7. 根据权利要求1所述的轨到轨运算放大器，其特征在于，所述输出级电路包括第 三十四M0S管、第三十五M0S管、第三十六M0S管和第三十七M0S管； 所述第三十四M0S管的源极连接所述电源端，所述第三十四M0S管的栅极连接所述电 路镜像电路，所述第三十四M0S管的漏极连接所述第三十五M0S管的源极，所述第三十五 M0S管的栅极连接所述电流镜像电路，所述第三十五M0S管的漏极连接所述第三十六M0S管 的漏极，且公共端为所述输出级电路的输出端； 所述第三十六M0S管的栅极外接第三偏置电压，所述第三十六M0S管的源极连接所述 第三十七M0S管的漏极，所述第三十七M0S管的栅极连接所述轨到轨输入级电路，所述第 三十七M0S管的源极接地。8. 根据权利要求1所述的轨到轨运算放大器，其特征在于，还包括上行电流比较电路 和下行电流比较电路，所述上行电流比较电路和所述下行电流比较电路均分别连接所述轨 到轨输入级电路、所述电流镜像电路和所述输出级电路。9. 根据权利要求8所述的轨到轨运算放大器，其特征在于，所述上行电流比较电路包 括第三十八M0S管、第三十九M0S管、第四十M0S管、第四^^一M0S管和第四十二M0S管； 所述第三十八M0S管的源极连接所述电源端，所述第三十八M0S管的栅极连接所述电 流镜像电路，所述第三十八M0S管的漏极连接所述第三十九M0S管的源极，所述第三十九 M0S管的栅极连接所述电流镜像电路，所述第三十九M0S管的漏极连接所述第四十M0S管的 漏极，且公共端连接所述第四十二M0S管的栅极；所述第四十M0S管的栅极连接所述轨到轨 输入级电路，所述第四十M0S管的源极连接所述第四十一M0S管的漏极，所述第四十一M0S 管的栅极连接所述轨到轨输入级电路，所述第四十一M0S管的源极接地；所述第四十二M0S 管的漏极连接所述电源端，所述第四十二M0S管的源极连接所述输出级电路； 所述下行电流比较电路包括第四十三M0S管、第四十四M0S管、第四十五M0S管、第 四十六M0S管和第四十七M0S管； 所述第四十三M0S管的源极连接所述电源端，所述第四十三M0S管的栅极连接所述 轨到轨输入级电路，所述第四十三M0S管的漏极连接所述第四十四M0S管的源极，所述第 四十四M0S管的栅极连接所述轨到轨输入级电路，所述第四十四M0S管的漏极连接所述第 四十五M0S管的漏极，且公共端连接所述第四十七M0S管的栅极；所述第四十五M0S管的栅 极连接所述电流镜像电路，所述第四十五M0S管的源极连接所述第四十六M0S管的漏极，所 述第四十六M0S管的栅极连接所述电流镜像电路，所述第四十六M0S管的源极接地；所述第 四十七M0S管的漏极接地，所述第四十七M0S管的源极连接所述输出级电路。10. 根据权利要求1所述的轨到轨运算放大器，其特征在于，还包括米勒补偿电路，所 述轨到轨输入级电路通过所述米勒补偿电路连接所述输出级电路。
【专利摘要】本发明涉及一种轨到轨运算放大器，包括轨到轨输入级电路、上行电流补偿电路、下行电流补偿电路、输出级电路和电流镜像电路，轨到轨输入级电路分别连接上行电流补偿电路、下行电流补偿电路、电流镜像电路和输出级电路，电流镜像电路还连接上行电流补偿电路、下行电流补偿电路和输出级电路；电流镜像电路提供偏置电流，轨到轨输入级电路接入共模电平信号并输出至输出级电路，输出级电路用于对共模电平信号进行处理输出放大信号，上行电流补偿电路和下行电流补偿电路分别用于在共模电平信号的电压上行或电压下行时对轨到轨输入级电路的工作电流进行补偿，使轨到轨输入级电路的工作电流保持恒定，轨到轨运算放大器的轨到轨输入级电路的跨导波动小。
【IPC分类】H03F3/45
【公开号】CN105305989
【申请号】CN201510713728
【发明人】郝立超, 赖灿雄, 岳龙, 陈义强, 陈辉, 侯波, 郝明明, 路国光, 黄云, 恩云飞
【申请人】工业和信息化部电子第五研究所
【公开日】2016年2月3日
【申请日】2015年10月27日