具有可配置阈值的异步低功率模数转换器电路的制作方法
【技术领域】
[0001]本发明的领域总体上涉及电子学，并且更具体地涉及具有可配置阈值的异步低功率ADC电路。
【背景技术】
[0002]逐次逼近电路通常用于实施模数转换器(ADC)。图1示出了现有技术逐次逼近ADC电路100。如图1中所示，逐次逼近ADC包括采样保持电路101，其用于接收模拟输入信号。在下一次模数转换操作将要开始时，采样保持电路对模拟输入信号进行采样，并且在整个转换期间将该信号“保持”在采样值处。在模拟输入信号为电压的情况下，可以例如用与开关串联的电容器来实施采样保持电路101。开关可以为常闭的，并且当模数转换操作将要开始时，断开开关以使输入电压保持在电容器上。
[0003]将所保持的模拟信号馈送到用于为反馈环路产生差信号(或误差项)的比较器电路102，该反馈环路包括逐次逼近逻辑块103、逐次逼近寄存器104和数模(DAC)转换器105。如将在紧随的下文中更详细解释的，通过经由反馈环路而递归地执行多个逐次逼近来执行模数转换操作。
[0004]对于模数转换操作的初始递归，逐次逼近逻辑块103向其逐次逼近寄存器104提供数字值，该数字值近似地为寄存器的数字输出位宽的数值范围之间的中间。逐次逼近的其它实施方式可以选择从诸如最大值、最小值、最后值或任何其它值等的其它值处开始。为简单起见，本文的其余部分将参考逐次逼近方法从中间值处开始的实施方式。
[0005]通常通过将逐次逼近寄存器104中的最高有序位设置为“高”而将剩余的较低有序位中的每一个保持为“低”来实施“中间”值。例如，如果逐次逼近寄存器104具有八位输出，则其数值输出范围为256 (2~8 = 256)。将最高有序位设置为高对应于128(10000000)的“中间”值。每个逐次逼近递归以逐次逼近寄存器104中呈现的新值结束。因此，此时，完成模数转换操作的第一次递归。
[0006]然后，DAC 105将来自逐次逼近寄存器104的中间值转换为模拟信号，该模拟信号名义上位于ADC电路100的为输入设计的动态范围内的中间。然后，将采样保持电路101所保持的输入信号和由DAC 105产生的信号进行比较。来自比较器102的响应于比较结果的输出信号开始模数转换操作的下一次递归。
[0007]如果来自DAC 105的信号小于来自采样保持电路101的所保持的输入信号，比较器102则向逐次逼近逻辑103发送增量(“上”)信号。响应于增量信号，逐次逼近逻辑103保持来自逐次逼近寄存器104的数字输出信号中的(多个)先前递归的(多个)较高有序位，并且将下一个最高有序位设置为“高”(例如，在第一次递归输出为10000000的情况下，第二次递归输出将会是11000000)。
[0008]相比之下，如果来自DAC 105的信号大于来自采样保持电路101的所保持的输入信号，比较器102则向逐次逼近逻辑103发送减量(“下”)信号。响应于减量信号，逐次逼近逻辑103缩减来自逐次逼近寄存器104的数字输出信号中的(多个)先前递归的(多个)较高有序位的值，并且将下一个最高有序位设置为“高”(例如，在第一次递归输出为10000000的情况下，第二次递归输出将会是01000000或01111111)。
[0009]可以领会，根据该操作，逐次逼近寄存器104的数字输出将随着每个下一次递归而接近输入信号的值，并且最终将在DAC 105的输出与输入信号之间的差等于或小于DAC105的输出分辨率时达到稳定状态。此时，将逐次逼近寄存器的值锁存进输出寄存器106，从而可以提供ADC的正式输出。
【附图说明】
[0010]结合以下附图并根据以下【具体实施方式】，可以获得对本发明的更好理解，在附图中:
[0011]图1(现有技术)示出了逐次逼近ADC电路；
[0012]图2示出了改进的ADC电路；
[0013]图3示出了图2的改进的ADC电路的操作的第一方法；
[0014]图4示出了图2的改进的ADC电路的操作的第二方法；
[0015]图5示出了计算系统。
【具体实施方式】
[0016]图1的逐次逼近ADC电路的问题是必须将电路导向到对输入进行采样(通过持续运行采样时钟或者通过系统控制器，该系统控制器在想要确定输入的当前值时将请求新采样)。采样/控制的该方法需要输入信号的先验知识，并且可以导致用于不具有明确定义的频谱的信号的次佳功耗和数据产生。在模拟输入信号随时间缓慢变化、并且电路的轮询性质在长的运行时间长度上产生重复的(即，相同的)输出值的情况下，电路不仅消耗相当大的功率而且不提供任何新信息。
[0017]解决该问题的一个方法是设计在输入信号与其先前值偏离一定量之后触发模数转换序列的异步ADC。然而，这里，如果输入信号与ADC的最后的正式数字输出值偏离一定数量的最低有效位，则通过提供下一个数字ADC输出值而由数字而非模拟领域来确定偏离的“量”。因此，这些设计不提供管理或改变阈值水平的任何能力，在该阈值水平处输入信号中的偏离将触发新ADC输出的产生。另外，它们在输入已经偏离先前值时不执行新的转换并且在输入已经偏离很大量时可以需要许多增量。
[0018]图2示出了改进的逐次逼近ADC电路200的实施例，电路200响应于在开始进行最后的模数转换操作时模拟输入信号超过与其值有关的阈值而触发下一次模数转换操作，其中，阈值本身为可编程的。如果模拟输入信号随时间缓慢漂移，则ADC电路将在信号改变时执行模数转换操作而不是以同步或轮询方式连续执行模数转换操作，并且可以例如由用户或系统来以编程方式设置触发下一次模数转换的具体电平，以使得可以针对产生模拟输入信号的特定传感器(例如，温度传感器、压力传感器、湿度传感器)来优化ADC。
[0019]图2的ADC电路200包括标准逐次逼近ADC电路200，其包括采样保持电路201、第一比较器电路202、逐次逼近逻辑203、逐次逼近寄存器204、第一 DAC电路205和输出寄存器206。图2的ADC电路另外包括第二 DAC电路207和第二比较器电路208。
[0020]此外，第一比较器电路202执行双重功能。具体地，如下文所详细描述的，比较器电路202不仅产生用于模数转换操作递归的上/下差信号(如【背景技术】部分中所讨论的)，而且还用作在模拟输入信号跨越阈值时触发下一次模数转换操作的开始的阈值交叉检测器，如在紧接着的下文所更详细描述的。
[0021]参考图2和图3，由第一 DAC 205来建立上阈值301，并且由第二 DAC207来建立下阈值302。如果模拟输入信号303上升到由第一 DAC 205所建立的上阈值301之上，则第一比较器202将触发下一次模数转换操作。类似地，如果模拟输入信号303下降到由第二DAC 207建立的下阈值302之下，则第二比较器208将触发下一次模数转换操作。
[0022]例如，如图3中所观察的，观察到模拟输入信号303在时间304上升到上阈值301之上，这使得第一比较器202 (例如，通过断言高阈值交叉信号)在时间段305内触发下一次模数转换操作。在时间306处在逐次逼近寄存器204中达到最终数字输出值的递归的序列的结尾，将逐次逼近寄存器304的内容传输到输出寄存器306以正式呈现新的数字输出值。另外，将上阈值301和下阈值302两者重置以建立在ADC的新输出值之上和之下的新阈值。
[0023]在时间307，为了继续该示例，观察到模拟输入信号303下降到下阈值302之下，这使得第二比较器208 (例如，通过断言低阈值交叉信号)在时间段308内触发下一次模数转换操作。同样，在时间309处在由ADC达到稳定状态输出的递归的序列的结尾，再次将上阈值301和下阈值302两者重置以建立在ADC的第二新输出值之上和之下的新阈值。
[0024]由于图2的改进的ADC电路异步地启动模式转换操作，因而无