行计数。也就是，高频检测模块124-1在第一参考时钟的边缘初始化数字值，并且对镇流器信号的时钟的脉冲数进行数字计数。高频检测模块124-1在镇流器信号的频率高于第一参考时钟的频率时输出脉冲信号，并且在镇流器信号的频率低于第一参考时钟的频率时输出低信号。
[0063]低频检测模块124-2确定镇流器信号的频率是否低于第二参考时钟的频率。例如，低频检测模块124-2被电连接到比较模块122-3和参考时钟生成单元126。低频检测模块124-2接收比较模块122-3的输出信号和第二参考时钟。在一个示例中，低频检测模块124-2在镇流器信号的每个周期对第二参考时钟的脉冲数进行计数。因此，低频检测模块124-2在镇流器信号的边缘初始化数字值，并对第二参考时钟的脉冲数进行数字计数。在该示例中，低频检测模块124-2在第二参考时钟的频率高于镇流器信号的频率时输出脉冲信号，并且在第二参考时钟的频率低于镇流器信号的频率时输出低信号。
[0064]例如，检测信号输出模块124-3被电连接到高频检测模块124-1和低频检测模块124-2的输出端。检测信号输出模块124-3基于高频检测模块124-1和低频检测模块124-2的输出来生成镇流器类型检测信号。在一个示例中，检测信号输出模块124-3被实现为锁存器元件。例如，当检测信号输出模块124-3被实现为RS锁存器元件时，高频检测模块124-1的输出被连接到置位端，低频检测模块124-2的输出被连接到复位端。因此，当置位端接收到脉冲信号并且复位端口(socket)接收到低信号(S卩，值O)时，检测信号输出模块124-3输出高信号(即，值I)。另一方面，当置位端接收到低信号(即，值O)并且复位端口接收到脉冲信号时，检测信号输出模块124-3输出低信号(即，值O)。
[0065]在一个示例中，参考时钟生成单元126包括振荡器126-1和时钟生成模块126-2。参考时钟生成单元126被电连接到高频检测模块124-1和低频检测模块124-2以将第一参考时钟和第二参考时钟提供到高频检测模块124-1和低频检测模块124-2中的每个。
[0066]振荡器126-1通过振荡生成信号。振荡器126-1的振荡能量随时间推移而被相应地减小，每次振荡增加的能量的量从外部被补偿。在一个示例中，振荡器126-1接收驱动电源以保持恒定幅度的输出。振荡器126-1将生成的信号提供给时钟生成模块126-2。
[0067]时钟生成模块126-2接收振荡器126-1的输出以生成第一参考时钟和第二参考时钟。例如，时钟生成模块126-2将第一参考时钟提供给高频检测模块124-1，并且将第二参考时钟提供给低频检测模块124-2，用于防止不正确的操作以及消除噪声。
[0068]图3A至图3B是示出图1的示例中的镇流器的类型的电路图。
[0069 ]图3A示出第一类型的镇流器，图3B示出第二类型的镇流器。
[0070]在示例中，镇流器110包括第一类型镇流器112和第二类型镇流器114。在一个示例中，第一类型镇流器112被实现为电子镇流器，第二类型镇流器114被实现为电感镇流器。在该示例中，电子镇流器输出具有大约40kHz频率以及大约400V幅度的脉冲波形。电感镇流器输出具有大约120Hz频率以及大约85-265V幅度的脉冲波形。因此，因为电子镇流器和电感镇流器具有不同的输入电压特性和控制特性，所以根据镇流器110的特性来控制照明单元140。在示例中，第一类型镇流器112被假设为具有高于第二类型镇流器114的电压幅度和频率的电压幅度和频率。此外，第一类型镇流器112的输出频率被假设为高于第一参考时钟的频率，第二类型镇流器114的输出频率被假设为低于第二参考时钟的频率。
[0071]图4是示出图2中的镇流器类型检测电路检测第一类型镇流器的过程的时序图。
[0072]在一个示例中，当镇流器类型检测电路120从第一类型镇流器112接收镇流器信号时，接收的镇流器信号对应于具有高压和高频的脉冲波。镇流器信号钳制单元122钳制第一类型镇流器112的输出，并且比较钳制的输出和参考电压，以将比较结果提供给镇流器类型检测单元124。高频检测模块124-1在第一参考时钟的每个周期对镇流器信号的时钟的脉冲数进行计数，低频检测模块124-2在镇流器信号的每个周期对第二参考时钟的脉冲数进行计数。因此，当镇流器检测电路120从第一类型镇流器112接收镇流器信号时，高频检测模块124-1输出脉冲波，低频检测模块124-2输出低信号。因为镇流器信号的频率高于第一参考时钟和第二参考时钟的频率，所以获得该结果。因此，检测信号输出模块124-3在置位端接收脉冲波，并且在复位端接收低信号(即，值O)，以输出高信号(S卩，值I)。
[0073]在图4的示例中，高频检测模块124-1输出脉冲波，低频检测模块124_2输出低信号。高频检测模块124-1在对比较模块122-3的输出信号的2个上升沿进行计数之后输出高信号。
[0074]图5是示出图2中的镇流器类型检测电路检测第二类型镇流器的过程的时序图。
[0075]在一个示例中，当镇流器类型检测电路120从第二类型镇流器114接收镇流器信号时，接收的镇流器信号对应于具有低压和低频的脉冲波。镇流器信号钳制单元122钳制第二类型镇流器114的输出，并且比较钳制的输出和参考电压以将比较结果提供给镇流器类型检测单元124。高频检测模块124-1在第一参考时钟的每个周期对镇流器信号的时钟的脉冲数进行计数，低频检测模块124-2在镇流器信号的每个周期对第二参考时钟的脉冲数进行计数。因此，当镇流器类型检测电路120从第二类型镇流器114接收镇流器信号时，高频检测模块124-1输出低信号(S卩，值O)，低频检测模块124-2输出脉冲波。因为镇流器信号的频率低于第一参考时钟和第二参考时钟的频率，所以出现该结果。也就是，检测信号输出模块124-3在置位端接收低信号(S卩，值O )，并且在复位端接收脉冲波，以输出低信号(S卩，值O)。
[0076]在图5的示例中，高频检测模块124-1输出低信号，低频检测模块124-2输出脉冲波。低频检测模块124-2在对第二参考时钟的2个上升沿进行计数之后输出高信号。
[0077]因此，镇流器类型检测电路基于数字输出信号来检测电子镇流器和电感镇流器的类型，并且基于数字输出信号通过镇流器类型检测方法来减少外部电路元件的数量。
[0078]通过硬件组件来实现图1至图5中所示的执行在此描述的关于图1至图5的操作的设备、单元、模块、装置和其他组件。硬件组件的示例包括控制器、传感器、生成器、驱动器以及本领域普通技术人员所知的任何其他电子组件。在一个示例中，通过一个或多个处理器或计算机来实现硬件组件。通过一个或多个处理元件(诸如，逻辑门阵列、控制器和算术逻辑单元、数字信号处理器、微型计算机、可编程逻辑控制器、现场可编程门阵列、可编程逻辑阵列、微处理器或者本领域普通技术人员所知的能够以限定方式响应并执行指令以达到预期结果的任何其他装置或装置的组合)来实现处理器或计算机。在一个示例中，处理器或计算机包括或者被连接到存储由处理器或计算机执行的指令或软件的一个或多个存储器。由处理器或计算机实现的硬件组件执行指令或软件，诸如操作系统(OS)和在OS上运行的一个或多个软件应用，以执行在此描述的关于图1至图5的操作。硬件组件还可响应于指令或软件的执行而访问、操控、处理、创建和存储数据。为了简化，单数术语“处理器”或“计算机”可被用于在此描述的示例的描述，但是，在其他示例中，多个处理器或计算机被使用，或者处理器或计算机包括多个处理元件或多种类型的处理元件，或二者。在一个示例中，硬件组件包括多个处理器，在另一示例中，硬件组件包括处理器和控制器。硬件组件具有不同的处理配置中的任何一个或多个，不同的处理配置的示例包括:单个处理器、独立处理器、并行处理器、单指令单数据(SISD)多处理、单指令多数据(SMD)多处理、多指令单数据(MISD)多处理以及多指令多数据(Mn?)多处理。
[007