一种高速缓冲器的保护电路及其实现方法
【专利摘要】本发明公开了一种高速缓冲器的保护电路及其实现方法，电路包括工作点建立检测电路、工作点保护电路、多电源上电检测电路、钳位电路、第一主电流通路开关、第二主电流通路开关，工作点建立检测电路，用于检测正常的工作点是否建立；工作点保护电路，用于在正常工作点建立之前，使MOSFET不会超出耐压范围；多电源上电检测电路，用于检测关联的多电源是否全部正常上电；多电源上电检测电路，用于检测多电源是否均完成上电。可以保证高速缓冲器在工作点建立完成之前以及多电源上电完成之前，其源随MOSFET管的各端口耐压不会超过耐压范围。
【专利说明】
一种高速缓冲器的保护电路及其实现方法
技术领域
[0001]本发明涉及一种高速缓冲器的保护电路及其实现方法。
【背景技术】
[0002]由于高速模数转换器(简称高速ADC)在进行采样/保持切换时，对应的输入阻抗差距较大，这种差距将会导致在切换时，高速ADC对外部无源阻抗匹配网络进行瞬时冲击，冲击强度与输入信号直接相关，最终造成高速ADC以及与其连接到同一阻抗匹配网络上的其他转换器或者信号处理器件的性能产生较大下降。
[0003]为了解决上述问题，引入了高速缓冲器，用于隔离ADC内核与外部无源阻抗匹配网络。对于高性能的高速缓冲器，设计要求其在指定的输入信号摆幅范围内既必须有良好的隔离度，同时又必须在驱动ADC内核时拥有极高的带宽以帮助其在指定采样时间内将冲击所带来的误差降至最低。随着集成电路工艺的进步，更小工艺线宽的MOSFET可以被用来同时满足这两个方面的要求，但是更小工艺线宽的MOSFET也有不可回避的问题，那就是更低的耐压，当使用这种MOSFET时，必须使其工作在可承受的耐压范围内。然而在多电源设计时，由于不同电源的上电速度不可能做到完全一致，甚至在同一电源域下，正常工作点的建立也可能会有比较长的过程，如果没有保护电路，MOSFET各极之间将在上电过程中承受超出承受范围的电压差而导致损坏。
【发明内容】
[0004]本发明的目的在于克服现有技术上电过程中由于工作点建立以及多电源上电时间不一致所导致的MOSFET超出耐压范围的不足，提供一种高速缓冲器的保护电路及其实现方法。
[0005]本发明的目的是通过以下技术方案来实现的:一种高速缓冲器的保护电路，它包括工作点建立检测电路、工作点保护电路、多电源上电检测电路、钳位电路、第一主电流通路开关、第二主电流通路开关，工作点建立检测电路的输入端与输入工作点连接，工作点建立检测电路的输出端分别与工作点保护电路的输入端以及第一主电流通路开关的第一端连接，工作点保护电路的输出端、第一主电流通路开关的第二端与第一 MOS管的漏极连接，第一主电流通路开关的第一端还与第一电源电压连接，第一 MOS管的栅极与输入工作点连接，第一 MOS管的源极与钳位电路的输出端、第二主电流通路开关的第一端连接，第二主电流通路开关的第二端接地;所述的多电源上电检测电路的输入端与第一电源电压和第二电源电压连接，多电源上电检测电路的输出端与第二主电流通路开关的第一端、钳位电路的输入端连接。
[0006]所述的保护电路还包括第一偏置电路、第二偏置电路、第三偏置电路、负载电路和第一电流源;第一主电流通路开关的第一端通过第一偏置电路与第一电源电压连接，第一MOS管的源极通过第二偏置电路与第二主电流通路开关的第一端连接，第二主电流通路开关的第二端与第一电流源连接，第一电流源的另一端接地，第一 MOS管的源极还与负载电路连接，负载电路的输入端与第二电源电压连接，第三偏置电路的输入端与输入工作点连接。
[0007]所述的工作点建立检测电路包括比较器，比较器的第一输入端输入预设电压，第二输入端连接输入工作点，比较器的输出端与第三开关的第一端连接，同时比较器的输出端还通过一个反相器后与第一主电流通路开关的第一端连接。
[0008]所述的工作点保护电路包括第二电流源、源随PM0SFET管以及第三开关，源随PM0SFET管的栅极与比较器的第二输入端连接，源随PM0SFET管的源极与第三开关的第一端和第二电流源连接，第二电流源的另一端与第一电源电压连接，源随PM0SFET管的漏极接地，第三开关的第二端与第二主电流通路开关的第二端连接。
[0009]所述的多电源上电检测电路包括第一电阻、第二电阻、第三MOS管、第四MOS管和或非门，第三MOS管的栅极与第二电源电压连接，源极接地，漏极与第一电阻、或非门的第一输入端连接，第一电阻的另一端与第一电源电压连接;第四MOS管的栅极与第一电源电压连接，源极接地，漏极与第二电阻、或非门的第二输入端连接，第二电阻的另一端与第二电源电压连接。
[0010]—种高速缓冲器的保护电路的实现方法，它包括与工作点建立相关的保护和与多电源上电相关的保护两部分，两部分相互独立运行；
所述的与工作点建立相关的保护包括如下步骤:
Sll:工作点建立检测电路将输入工作点输入比较器与预设的电压进行比较，当输入工作点电压值低于预设电压值时，工作点检测电路认为输入工作点电压未建立完成，并跳转步骤S12，反之则建立完成，在建立完成状态下，工作点保护电路关闭，第三开关断开，第一主电流通路开关闭合；
S12:工作点建立检测电路发出控制信号控制工作点保护电路开启，并且使第三开关闭合，第一主电流通路开关断开；
S13:工作点保护电路开启时，使VD1=VG1+VTH2，其中VDl为第一 MOS管的漏极电压，VGl为第一 MOS管栅极电压，VTH2为源随PM0SFET管的阈值电压；
S14:在工作点保护电路开启后，如果输入工作点高于预设电压，工作点检测电路认为工作点电压建立完成，同时控制保护电路关闭，回到Sll中所描述的建立完成状态；
所述的与多电源上电相关的保护包括如下步骤:
S21:多电源上电检测电路检测多个电源是否都全部上电完成，如果多个电源没有全部上电完成，多电源上电检测电路认为电源未全部上电完成，并跳转步骤S22，反之则全部上电完成，在全部上电完成的状态下，钥'位电路关断，第一■主电流通路开关闭合；
S22:多电源上电检测电路将发出控制信号使缓冲器中用于为主电流通路提供电流的第一电流源断开，也就是将第二主电流通路开关断开，同时钳位电路开启，将缓冲器输出钳位在指定电平上；
S23:在多电源上电保护电路开启后，如果所有电源全部上电完成，电路将会回到S21中描述的全部上电完成状态。
[0011]所述的工作点保护电路开启时第三开关闭合，第一主电流通路开关断开，此时第一 MOS管的漏极电压由源随PM0SFET管的源极电压决定，由于源随PM0SFET管与第二电流源相连，源随PM0SFET管使得VD1=VG1+VTH2。
[0012]所述的多电源上电检测电路进行检测时，仅当第一电源电压和第二电源电压均上电完成时，或非门第一输入端和第二输入端同时为低电平，或非门输出为高。
[0013]本发明的有益效果是:本发明提供了一种高速缓冲器保护电路及其实现方法，其包括应对电路工作中以下两种不同情况的保护方案，使电路中最小线宽的MOSFET在这两种状态下不会由于超出耐压范围而损坏。
[0014]1.当高速缓冲器的工作点没有建立完成时，保护MOSFET避免其超出耐压范围；
2.当采用多电源设计时，当多电源没有全部上电完成时，保护MOSFET避免其超出耐压范围。
【附图说明】
[0015]图1为高速缓冲器的保护电路结构图；
图2为工作点建立检测电路和工作点建立保护电路结构图；
图3多电源上电检测电路结构图。
【具体实施方式】
[0016]下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
[0017]如图1所示，一种高速缓冲器的保护电路，它包括工作点建立检测电路、工作点保护电路、多电源上电检测电路、钳位电路、第一主电流通路开关SW1、第二主电流通路开关SW2，工作点建立检测电路的输入端与输入工作点连接，工作点建立检测电路的输出端分别与工作点保护电路的输入端以及第一主电流通路开关SWl的第一端连接，工作点保护电路的输出端、第一主电流通路开关SWl的第二端与第一 MOS管Ml的漏极连接，第一主电流通路开关SWl的第一端还与第一电源电压VDDl连接，第一 MOS管Ml的栅极与输入工作点连接，第一 MOS管Ml的源极与钳位电路的输出端、第二主电流通路开关SW2的第一端连接，第二主电流通路开关SW2的第二端接地;所述的多电源上电检测电路的输入端与第一电源电压VDDI和第二电源电压VDD2连接，多电源上电检测电路的输出端与第二主电流通路开关SW2的第一端、钳位电路的输入端连接。
[0018]所述的保护电路还包括第一偏置电路、第二偏置电路、第三偏置电路、负载电路和第一电流源idcl;第一主电流通路开关SWl的第一端通过第一偏置电路与第一电源电压VDDl连接，第一 MOS管Ml的源极通过第二偏置电路与第二主电流通路开关SW2的第一端连接，第二主电流通路开关SW2的第二端与第一电流源i dc I连接，第一电流源i dc I的另一端接地，第一MOS管Ml的源极还与负载电路连接，负载电路的输入端与第二电源电压VDD2连接，第三偏置电路的输入端与输入工作点连接。
[0019]如图2所示，所述的工作点建立检测电路包括比较器CMP，比较器CMP的第一输入端输入预设电压Vl，第二输入端连接输入工作点，比较器CMP的输出端与第三开关SW3的第一端连接，同时比较器CMP的输出端还通过一个反相器后与第一主电流通路开关SWl的第一端连接。
[0020]所述的工作点保护电路包括第二电流源idc2、源随PM0SFET管M2以及第三开关SW3，源随PM0SFET管M2的栅极与比较器CMP的第二输入端连接，源随PM0SFET管M2的源极与第三开关SW3的第一端和第二电流源idc2连接，第二电流源idc2的另一端与第一电源电压VDDl连接，源随PMOSFET管M2的漏极接地，第三开关SW3的第二端与第二主电流通路开关SW2
的第二端连接。
[0021]如图3所示，所述的多电源上电检测电路包括第一电阻RO、第二电阻Rl、第三MOS管M3、第四MOS管M4和或非门NORl，第三MOS管M3的栅极与第二电源电压VDD2连接，源极接地，漏极与第一电阻RO、或非门NORl的第一输入端连接，第一电阻RO的另一端与第一电源电压VDDl连接;第四MOS管M4的栅极与第一电源电压VDDl连接，源极接地，漏极与第二电阻R1、或与_门NORl的第二输入端连接，第二电阻Rl的另一端与第二电源电压i dc2连接。
[0022]—种高速缓冲器的保护电路的实现方法，它包括与工作点建立相关的保护和与多电源上电相关的保护两部分，两部分相互独立运行；
所述的与工作点建立相关的保护包括如下步骤:
Sll:工作点建立检测电路将输入工作点输入比较器与预设的电压进行比较，当输入工作点电压值低于预设电压值时，工作点检测电路认为输入工作点电压未建立完成，并跳转步骤S12，反之则建立完成，在建立完成状态下，工作点保护电路关闭，第三开关SW3断开，第一主电流通路开关SWl闭合；
S12:工作点建立检测电路发出控制信号控制工作点保护电路开启，并且使第三开关SW3闭合，第一主电流通路开关SWl断开；
S13:工作点保护电路开启时，使VD1=VG1+VTH2，其中VDl为第一MOS管Ml的漏极电压，VGI为第一 MOS管Ml栅极电压，VTH2为源随PM0SFET管M2的阈值电压；
S14:在工作点保护电路开启后，如果输入工作点高于预设电压，工作点检测电路认为工作点电压建立完成，同时控制保护电路关闭，回到Sll中所描述的建立完成状态；
所述的与多电源上电相关的保护包括如下步骤:
S21:多电源上电检测电路检测多个电源是否都全部上电完成，如果多个电源没有全部上电完成，多电源上电检测电路认为电源未全部上电完成，并跳转步骤S22，反之则全部上电完成，在全部上电完成的状态下，钥'位电路关断，第一■主电流通路开关SW2闭合；
S22:多电源上电检测电路将发出控制信号使缓冲器中用于为主电流通路提供电流的第一电流源idcl断开，也就是将第二主电流通路开关SW2断开，同时钳位电路开启，将缓冲器输出钳位在指定电平上；
S23:在多电源上电保护电路开启后，如果所有电源全部上电完成，电路将会回到S21中描述的全部上电完成状态。
[0023]所述的工作点保护电路开启时第三开关SW3闭合，第一主电流通路开关SW2断开，此时第一 MOS管Ml的漏极电压由源随PM0SFET管M2的源极电压决定，由于源随PM0SFET管M2与第二电流源idc2相连，源随PM0SFET管M2使得VD1=VG1+VTH2。
[0024]所述的多电源上电检测电路进行检测时，仅当第一电源电压VDDl和第二电源电压VDD2均上电完成时，或非门NORl第一输入端和第二输入端同时为低电平，或非门输出为高。
【主权项】
1.一种高速缓冲器的保护电路，其特征在于:它包括工作点建立检测电路、工作点保护电路、多电源上电检测电路、钳位电路、第一主电流通路开关、第二主电流通路开关，工作点建立检测电路的输入端与输入工作点连接，工作点建立检测电路的输出端分别与工作点保护电路的输入端以及第一主电流通路开关的第一端连接，工作点保护电路的输出端、第一主电流通路开关的第二端与第一 MOS管的漏极连接，第一主电流通路开关的第一端还与第一电源电压连接，第一 MOS管的栅极与输入工作点连接，第一 MOS管的源极与钳位电路的输出端、第二主电流通路开关的第一端连接，第二主电流通路开关的第二端接地;所述的多电源上电检测电路的输入端与第一电源电压和第二电源电压连接，多电源上电检测电路的输出端与第二主电流通路开关的第一端、钳位电路的输入端连接。2.根据权利要求1所述的一种高速缓冲器的保护电路，其特征在于:所述的保护电路还包括第一偏置电路、第二偏置电路、第三偏置电路、负载电路和第一电流源;第一主电流通路开关的第一端通过第一偏置电路与第一电源电压连接，第一 MOS管的源极通过第二偏置电路与第二主电流通路开关的第一端连接，第二主电流通路开关的第二端与第一电流源连接，第一电流源的另一端接地，第一 MOS管的源极还与负载电路连接，负载电路的输入端与第二电源电压连接，第三偏置电路的输入端与输入工作点连接。3.根据权利要求1所述的一种高速缓冲器的保护电路，其特征在于:所述的工作点建立检测电路包括比较器，比较器的第一输入端输入预设电压，第二输入端连接输入工作点，比较器的输出端与第三开关的第一端连接，同时比较器的输出端还通过一个反相器后与第一主电流通路开关的第一端连接。4.根据权利要求1所述的一种高速缓冲器的保护电路，其特征在于:所述的工作点保护电路包括第二电流源、源随PM0SFET管以及第三开关，源随PM0SFET管的栅极与比较器的第二输入端连接，源随PM0SFET管的源极与第三开关的第一端和第二电流源连接，第二电流源的另一端与第一电源电压连接，源随PM0SFET管的漏极接地，第三开关的第二端与第二主电流通路开关的第二端连接。5.根据权利要求1所述的一种高速缓冲器的保护电路，其特征在于:所述的多电源上电检测电路包括第一电阻、第二电阻、第三MOS管、第四MOS管和或非门，第三MOS管的栅极与第二电源电压连接，源极接地，漏极与第一电阻、或非门的第一输入端连接，第一电阻的另一端与第一电源电压连接;第四MOS管的栅极与第一电源电压连接，源极接地，漏极与第二电阻、或非门的第二输入端连接，第二电阻的另一端与第二电源电压连接。6.如权利要求1-5中任意一项所述的一种高速缓冲器的保护电路的实现方法，其特征在于，它包括与工作点建立相关的保护和与多电源上电相关的保护两部分，两部分相互独立运行； 所述的与工作点建立相关的保护包括如下步骤: Sll:工作点建立检测电路将输入工作点输入比较器与预设的电压进行比较，当输入工作点电压值低于预设电压值时，工作点检测电路认为输入工作点电压未建立完成，并跳转步骤S12，反之则建立完成，在建立完成状态下，工作点保护电路关闭，第三开关断开，第一主电流通路开关闭合； S12:工作点建立检测电路发出控制信号控制工作点保护电路开启，并且使第三开关闭合，第一主电流通路开关断开； S13:工作点保护电路开启时，使VD1=VG1+VTH2，其中VDl为第一 MOS管的漏极电压，VGl为第一 MOS管栅极电压，VTH2为源随PM0SFET管的阈值电压； S14:在工作点保护电路开启后，如果输入工作点高于预设电压，工作点检测电路认为工作点电压建立完成，同时控制保护电路关闭，回到Sll中所描述的建立完成状态； 所述的与多电源上电相关的保护包括如下步骤: S21:多电源上电检测电路检测多个电源是否都全部上电完成，如果多个电源没有全部上电完成，多电源上电检测电路认为电源未全部上电完成，并跳转步骤S22，反之则全部上电完成，在全部上电完成的状态下，钥'位电路关断，第一■主电流通路开关闭合； S22:多电源上电检测电路将发出控制信号使缓冲器中用于为主电流通路提供电流的第一电流源断开，也就是将第二主电流通路开关断开，同时钳位电路开启，将缓冲器输出钳位在指定电平上； S23:在多电源上电保护电路开启后，如果所有电源全部上电完成，电路将会回到S21中描述的全部上电完成状态。7.根据权利要求6所述的一种高速缓冲器的保护电路的实现方法，其特征在于:所述的工作点保护电路开启时第三开关闭合，第一主电流通路开关断开，此时第一 MOS管的漏极电压由源随PM0SFET管的源极电压决定，由于源随PM0SFET管与第二电流源相连，源随PM0SFET管使得 VD1=VG1+VTH2。8.根据权利要求6所述的一种高速缓冲器的保护电路的实现方法，其特征在于:所述的多电源上电检测电路进行检测时，仅当第一电源电压和第二电源电压均上电完成时，或非门第一输入端和第二输入端同时为低电平，或非门输出为高。
【文档编号】H03M1/18GK106067821SQ201610572272
【公开日】2016年11月2日
【申请日】2016年7月20日
【发明人】谭昭禹, 蒋奇
【申请人】成都博思微科技有限公司